VHDL synthesis; VLSI functional test generation; Test synthesis and verification;
机译:电源门控:标准单元VLSI设计的电路,设计方法和最佳实践
机译:在VLSI BIST设计中自动合成拟穷举测试生成器
机译:延迟故障测试生成和综合,以标准扫描设计方法进行可测性
机译:VLSI功能测试综合的设计方法和实践
机译:可自我测试的VLSI设计的微体系结构综合。
机译:高效的海上浮式风力涡轮机初步设计和测试方法以及在混凝土梁设计中的应用
机译:一种生产和测试由Genesil Silicon Compiler设计的VLSI芯片的方法,该芯片结合了可测性设计