...
机译:在VLSI BIST设计中自动合成拟穷举测试生成器
机译:在VLSIBIST设计中自动合成拟穷举测试生成器
机译:用于VLSI电路的虚拟穷举测试的树状LFSR综合方案
机译:用于VLSI电路的虚拟穷举测试的树状LFSR综合方案
机译:用于VLSI电路伪穷举测试的树结构LFSR综合方案
机译:位切片数据路径设计中的可测试性插入:伪穷举BIST方法。
机译:设计建造和测试用于临床的低成本68Gal标签自动合成单元
机译:用于VLSI的智能驱动测试序列发生器(矢量,自动测试,扫描设计,故障模拟,启发式搜索)。
机译:自动VLsI(超大规模集成)测试站系统设计及系统选择方案的实现