基于并行DSP的VLSI功能测试研究

摘要

本文介绍了以多片并行ADSP-TS101芯片为核心部件的VLSI功能测试用图形发生器的原理及其优势。 文章通过对并行运算和并行计算机的分析，结合ADSP-TS101的软硬件资源，提出了多片ADSP-TS101的并行方案，并对不同的方案作了比较说明。另外本文还比较详细的分析比较了常用的存储器测试算法，简要分析了VLSI测试生成算法。文章分五个部分进行了阐述：第一、叙述并行计算和并行计算机，介绍并行计算机的发展、并行算法及其衡量标准、并行处理系统的分类。第二、叙述存储器的功能测试。根据存储器的结构，分析故障产生原因；介绍存储器测试的常用测试图形；最后给出仿真试验结论。第三、叙述所采用的工作平台—ADSP-TS101，根据ADSP-TS101的软硬件资源，给出并行方案。第四、叙述VLSI的功能测试。主要介绍自动测试系统的发展和测试生成算法。第五、根据VLSI自动测试系统的实际需求，给出一个基于多片并行ADSP-TS101芯片为核心部件的VLSI功能测试用图形发生器的实现方案。

目录

文摘

英文文摘

独创性声明及关于论文使用授权的说明

第1章绪论

1.1课题背景

1.2 VLSI测试研究的国内外研究现状

1.3课题来源及意义

1.3.1课题来源

1.3.2课题意义

1.4主要研究内容

第2章并行计算和并行处理系统

2.1并行计算机的发展简述

2.2并行算法及其衡量标准

2.3并行处理系统及其分类比较

2.4并行处理系统的模型

2.5小结

第3章存储器功能测试

3.1存储器结构和故障原因分析

3.1.1静态随机存储器及其寻址与读写操作

3.1.2动态随机存储器及其寻址、读写与刷新操作

3.1.3存储器硬失效现象

3.2存储器选址方法

3.2.1扫描法

3.2.2地址后退法

3.2.3地址互补法

3.2.4其他选址方法

3.3常用测试图形及分析比较

3.3.1 N型算法

3.3.2 N2型算法

3.3.3 N3/2型算法

3.3.4Nlog2N型算法

3.3.5测试算法的比较评估

3.4存储器测试算法的DSP移植和仿真试验结果

3.5小结

第4章ADSP-TS101及其并行方式

4.1 DSP芯片与通用处理器

4.2 ADSP-TS101硬件结构及其软硬件开发环境

4.2.1 ADSP-TS101硬件结构

4.2.2 ADSP-TS101软硬件开发环境

4.3 ADSP-TS101与其它类型处理器的性能比较

4.3.1 ADSP-TS101与TMS320C6416的比较

4.3.2 ADSP-TS101与PowerPC的比较

4.4 ADSP-TS101的并行资源

4.5 ADSP-TS101的并行形式

4.5.1共享外部总线的多处理器系统

4.5.2链路口耦合的多处理器系统

4.6小结

第5章VLSI功能测试

5.1 VLSI自动测试系统的发展

5.2 VLSI测试生成算法

5.2.1 VLSI测试生成算法原理

5.2.2故障和故障模型

5.2.3集成电路测试生成算法分类

5.2.4集成电路测试生成算法的主要评价指标

5.2.5集成电路测试生成算法简介

5.3小结

第6章基于DSP的VLSI功能测试器的硬件结构

6.1基于多片并行DSP图形发生器系统结构

6.2多片并行DSP系统的引导

6.3基于DSP的SDRAM测试用图形发生器系统结构

6.4小结

结论与展望

参考文献

攻读硕士学位期间发表的学术论文

致谢