精简管脚的嵌入式闪存全面测试设计方法

摘要

本发明公开了一种精简管脚的嵌入式闪存全面测试设计方法，测试嵌入式闪存的所有管脚，通过一个串—并转换逻辑和一个并—串转换逻辑将所述嵌入式闪存的并行接口转换为串行接口引出，闪存的所有地址信号、数据信号及控制信号通过串行方式输入，闪存读出数据及状态响应信号通过串行方式输出。本发明在实现嵌入式闪存可测性的同时，大大减少了芯片管脚数量，节省了芯片面积，从而降低了芯片成本。