基于低泄漏阴影锁存器的多阈值CMOS时序电路

摘要

在所描述的实例中，一种多阈值CMOS MTCMOS时序电路(2)包含：第一锁存器电路(20)，其由具有第一范围内的阈值电压的晶体管形成；以及第二锁存器电路(50)，其具有反相器及转移门，所述反相器及所述转移门由更高阈值电压晶体管形成，以用于来自具有电力切换电路的所述第一锁存器(20)的数据的低电力保持，以在所述时序电路(2)的低电力保持模式操作期间选择性地将所述第二锁存器电路(50)的反相器从电压供应器(VDDC)解耦。