用于经由资源分配和限制的异构芯片多处理器的装置和方法

摘要

一种用于经由资源限制的异构芯片多处理器(CMP)的方法和装置。在一个实施例中，该方法包括访问资源利用寄存器来标识资源利用策略。一旦被访问，处理器控制器即确保处理器核心以由该资源利用策略指定的方式利用共享资源。在一个实施例中，CMP内的每一处理器核心包括指令发布扼制资源利用寄存器、指令取出扼制资源利用寄存器、以及将其对共享资源的利用限制在最小和最大利用水平之内的其它类似方式。在一个实施例中，资源限制提供了用于向可由硬件或软件控制的CMP的处理器核心分配电流和功率的灵活方式。描述并要求保护了其它实施例。

说明书

发明领域

本发明的一个或多个实施例一般涉及集成电路和计算机系统设计领域。更具体而言，本发明的一个或多个实施例涉及一种用于经由资源分配和限制的异构芯片多处理器的方法和装置。

发明背景

芯片多处理器(CMP)在十年之后将会成为主流。当代的CMP是使用“完全复制(copy-exactly)”方法来构建的。在使用完全复制方法构建的CMP中，CMP上的所有CPU是相同的，从而具有ALU、高速缓存和流水线的精确副本。该方法最小化了CMP的设计复杂度，因为只需设计一个CPU，但是它被实例化了多次。

某些软件应用程序对于单个线程的性能是敏感的，而其它则对于多线程或吞吐量性能是敏感的。对于那些对单个线程的性能敏感、且能够从多个资源中获益的应用程序而言，期望向运行该单个线程的CPU分配较多资源，而向运行对性能较不敏感的线程的那些CPU分配较少资源。对于那些对多线程性能敏感的应用程序而言，有益的是在所有线程之间更均匀地共享资源。另外，线程本身可能变化，有时候对单个线程更为性能敏感，而在其它时候却对所有线程都敏感。

正在开发中的CMP也必须处理对于功耗和电流获取的限制。例如，如果所有的CPU都同时完全活动，则电压和频率必须被降低以确保CMP保持在电流和功率限制之下。然而，如果单个CPU是活动的，则电压和频率可被设为最大电压和频率，且向其分配所有可用的资源。如果对每一CPU分配功率和电流，则分配到较多功率的CPU相对于分配到较少功率的其它CPU可更快地运行程序。当增加了智能(或者由软件指示，或者由软件或硬件算法推导)时，CMP可分配功率以改善一个或多个特定的执行线程的性能，或平衡功率以最大化所有线程的吞吐量。由此，芯片功率成为要分配的资源。

附图简述

本发明的各实施例在附图的各个图中作为示例而非限制地示出，在附图中：

图1是示出根据一个实施例的芯片多处理器(CMP)的框图，该CMP包括具有用于将处理器活动限于定量CMP资源的处理器控制器的一个或多个处理器核心。

图2是进一步示出了根据一个实施例的如图1所示的处理器控制器的框图。

图3A是进一步示出根据一个实施例的图1的CMP以及用于提供资源限制的相关联处理器核心的框图。

图3B是进一步示出根据一个实施例的图1的CMP以及用于提供处理器活动扼制的相关联处理器核心的框图。

图4是进一步示出根据一个实施例的图3的处理器核心的框图。

图5是示出根据一个实施例的用于将处理器活动限于定量CMP资源的方法的流程图。

图6是示出根据一个实施例的用于根据处理器活动扼制矢量在至少一个当前程序周期期间限制处理器活动的方法的流程图。

图7是示出根据一个实施例的用于填充CMP的一个或多个活动扼制矢量来从最小活动水平到最大活动水平以1/N程序周期为增量定义处理器活动的方法的流程图。

图8是示出根据一个实施例的用于在受限制的活动处理器周期期间禁用资源逻辑以减少共享资源上的功率/消耗和负荷的方法的流程图。

图9是示出根据一个实施例的用于根据从CMP的处理器核心接收的指令处理计数来改变CMP电压、频率和其它CMP资源的方法的流程图。

图10是示出使用所公开的技术对设计的仿真、模拟和制造的各种设计表示或格式的框图。

详细描述

一种用于经由资源限制的异构芯片多处理器(CMP)的方法和装置。在一个实施例中，该方法包括访问资源利用寄存器以标识资源利用策略。一旦被访问，处理器控制器即确保处理器核心以由资源利用策略指定的方式来利用共享资源。在一个实施例中，CMP内的每一处理器核心包括指令发布扼制资源利用寄存器、指令取出扼制资源利用寄存器、以及将其对共享资源的利用限制在最小和最大利用水平之内的其它类似的方式。在一个实施例中，资源限制提供了一种用于向可由硬件或软件控制的CMP的处理器核心分配电流和功率资源的灵活机制。

系统

图1是示出根据一个实施例的芯片多处理器(CMP)100的框图，该CMP100包括具有处理器控制器和至少一个资源利用寄存器130(130-1、……、130-N)的处理器核心(CPU)110(110-1、……、110-N)，以在至少一个程序周期期间根据至少一个资源限制或分配来限制CPU110的活动。作为代表，CMP 100包含制造在同一管芯上的多个CPU110、共享高速缓存和其它功能。如图所示，CPU110耦合到互连网络170以访问共享的高速缓存180。在一个实施例中，每一CPU110包括扼制资源利用寄存器130，该寄存器由特许软件写入以将CPU110对受限制资源的利用限制在从最小到最大的利用水平。

在一个实施例中，CPU110经由耦合到互连网络170的系统存储器总线192访问系统存储器190。在一个实施例中，系统存储器190可包括但不限于，包括存储器模块的双侧存储器包(double-sided memory package)，该存储器包包括由随机存取存储器(RAM)、动态RAM(DRAM)、静态RAM(SRAM)、同步DRAM(SDRAM)、双数据率(DDR)SDRAM(DDR-SDRAM)、Rambus DRAM(RDRAM)或能够支持每一存储器模块中数据的高速临时存储的任何设备构成的存储器模块。

诸如CMP100等的CMP设计具有在运行程序之间共享的资源，包括：共享的高速缓存、共享的存储器端口、共享的电源等。尽管平均使用可能是没问题的，但程序偶然会进入导致对某些共享资源的过度需求的同步模式，从而导致额外的排队延迟且可能导致活锁或死锁。因此，在一个实施例中，通过限制处理器核心对共享CMP资源的活动，CMP资源限制被用来限制对共享CMP资源的访问，以避免这些问题。

在一个实施例中，资源分配指示共享CMP资源对CMP100的至少一个处理器核心限制每一周期的资源请求数。在另一实施例中，资源分配通过对CMP100的至少一个处理器核心将并发的未完成资源请求数限于固定数目来限制对资源的利用。在又一实施例中，资源分配为CMP100的一个或多个处理器核心保留比CMP100中的一个或多个其它处理器核心更多的灵活划分的资源。

如图1所示，每一CPU110包括活动扼制资源利用寄存器130。在一个实施例中，填充每一活动扼制矢量以将一个或多个程序周期中的处理器核心资源活动水平定义为从关于一处理器资源的最小活动水平到最大活动水平。在一个实施例中，如参考图2所示的，最小活动水平指的是禁用或零活动水平。在一个实施例中，活动扼制矢量130可将处理器活动水平限于每个周期或多个周期中资源利用的百分比。

在一个实施例中，活动扼制矢量130可包括指令发布扼制矢量，以限制每一指令周期中处理器的最大发布速率。例如，指令发布限制可通过在处理器本来会在每一周期发布四条指令时将最大指令发布速率限于每一程序周期两条指令来进行。在一个实施例中，指令的种类可基于所消耗的功率或其它所需的资源来限制。

如在此处所描述的，资源限制可包括资源控制矢量，用于提供资源定量分配，诸如缓冲区限制(例如，将限制运行中存储器引用的次数)、高速缓存路线限制以及其它形式的资源分配。在一个实施例中，共享高速缓存180中的高速缓存路线访问通过高速缓存跟踪哪一核心作出了请求、并根据资源控制矢量182在高速缓存的一个子集中分配所得的数据，而在中央高速缓存级上进行分配。在一个实施例中，对中央的存储器请求队列的分配是根据资源控制矢量来执行的。在一个实施例中，控制器或特许软件通过对每一处理器核心设置最大限制来填充资源控制矢量。在一个实施例中，监视程序针对所分配的资源控制矢量的活动，并且可将资源分配调整到最佳地拟合系统的累计程序活动的总曲线图。

在一个实施例中，活动扼制矢量130是如图2所示可由特许软件写入的N位桶式移位寄存器。图2是进一步示出根据一个实施例的如图1所示的处理器控制器120的框图。作为代表，活动扼制矢量130的比特位置132指示是否允许资源在给定周期中使用。在一个实施例中，扼制矢量130的内容在每一周期中移位。在一个实施例中，如图2所示，每一CPU110都包括具有资源启用/禁用逻辑122的处理器控制器120。

作为代表，资源启用/禁用逻辑122访问相应扼制矢量130的当前比特位置132。作为代表，当前比特位置132被置位以指示当前或即将到来的程序周期内相应处理器资源的全可用性。相反，在一个实施例中，当前比特位置132被取消断言(de-assert)以指示当前或即将到来的程序周期内相应处理器资源的不可用性。在一个替换实施例中，活动水平由活动扼制矢量指定为最小活动范围到最大活动范围。如以下所描述的，CPU110可包括多个扼制矢量，它们可控制处理器活动，诸如处理器指令发布、处理器指令取出、浮点(FP)指令发布、整型指令发布、存储器请求发布、或其它类似的CPU活动。

因此，在一个实施例中，在每一程序或时钟周期期间，处理器控制120经由资源启用/禁用逻辑122访问活动扼制矢量130的当前比特位置132，以确定是否允许处理器在相应周期期间访问资源。因此，在一个实施例中，在扼制矢量130中储存N位的值使得例如特许软件能够从最小活动水平到最大活动水平、以1/N程序周期为增量定义CPU110的活动。如此处所使用的，“N”是整数。在一个实施例中，资源启用/禁用逻辑122是使用状态机、微码或集成电路逻辑来实现的。

再次参考图1，在一个实施例中，CMP100包括在每一CPU110中的一个活动扼制矢量130，其中矢量130允许或禁止任何给定周期中的指令发布。在一个实施例中，仅允许CPU110在扼制矢量的第0个比特位置为“1”(置位)时发布指令。如果每一扼制矢量都为16比特，则软件可从无活动到全活动、以1/16为增量来限制每一CPU的指令发布活动。某些处理器资源可能不允许这一全范围，但是可使用扼制矢量来控制某一最小水平和某一最大水平之间的活动水平。

如此处所描述的，由CMP100的组件，诸如CPU11、资源控制器200或其它系统组件检测或发布的各种信号可表示高电平有效或低电平有效信号。因此，如此处所描述的，术语“断言”、“正在断言”、“已断言的”、“置位”、“正在置位”、“取消断言”、“已取消断言的”、“正在取消断言”或其它类似的术语可以指数据信号，这些信号是低电平有效或高电平有效信号。因此，当与信号相关联时，这些术语可互换使用以要求或暗示低电平有效或高电平有效信号。

图3A示出了根据一个实施例的具有资源利用寄存器(RUR)130的CMP100。在一个实施例中，RUR130是用于提供受限制资源的利用策略的CSR(映射到受保护I/O地址空间，且可由特许软件写入的配置系统寄存器)。作为代表，CPU110将状态信息传递到资源控制器200。在一个实施例中，CPU110的实际发布的处理器指令处理计数(IPC)的快照通过将例如CPU110-1中的计数器在每次CPU110-1发布一指令时递增1、并将计数器溢出传达给功率控制器200来报告。

在一个实施例中，每一CPU110跟踪执行程序的性能特性。该信息被传达给资源控制器200。在一个实施例中，资源控制器200然后可判定通过填充诸如共享高速缓存180的资源控制矢量182等共享CMP资源的资源控制矢量来重新分配资源以改善CMP100的总体性能。这一重新分配在程序正在执行时发生，而不会中断任何服务。例如，如果并行程序正在运行且CPU110中的大多数已达到同步点，而一个或多个仍在执行，则资源控制器200可将资源从先完成者移位到落后者以改善CMP性能。在一个实施例中，功率控制器200可使用状态机、微码或集成电路逻辑来实现。

图3B是示出带有指令发布活动扼制矢量130的CMP100的框图。作为代表，通过将CPU110-1的发布扼制矢量130设为全1，CPU110-1的优先级高于CPU110-2到110-N，而CPU110-2到110-N被限于在每八个周期之一中发布指令来节省功率。在一个实施例中，执行CMP100的CPU110的不平衡使得将高性能的CPU110-1给予对性能要求最严格的线程。结果，CMP100向执行的程序提供并行化的益处，同时避免了工作的一部分被串行化、并成为对由并行执行提供的总体性能改善的限制的常见障碍。

在一个实施例中，可选择一处理器核心来执行资源较不密集型应用程序线程，诸如助手(helper)线程。助手线程是一种新兴技术，其中某些线程在另一线程之前运行，模仿其工作负荷，由此形成了其存储器数据的预取效果，而不完成实际程序的工作。对助手线程的资源要求可能是相当小的，从而使得它适于减小的资源分配从而为主线程节省功率。

图4是进一步示出根据一个实施例的CPU110的微架构的框图，它进一步示出了针对CPU资源的CPU活动扼制。在所示的实施例中，CPU110被配置成实现动态执行。然而，本领域的技术人员可以认识到，CMP100内的CPU110无需实现动态执行来落入此处所描述的实施例的范围之内。如此处所描述的，动态执行指的是使用前端逻辑140来根据程序次序取出下一指令，并准备用于系统流水线中后续执行的指令。

作为代表，前端逻辑140包括指令取出单元(IFU)142，该单元取出即将到来的程序指令以供执行，并准备供在系统流水线内将来使用的指令。实际上，前端逻辑140的指令发布逻辑向指示指令的执行(实际完成)的执行逻辑116提供了高带宽已解码指令流。因此，前端逻辑140可包括指令取出单元(IFU)142，用于经由总线接口单元(BIU)112从例如共享高速缓存180中取出宏指令。

一旦取出了指令，该指令即被解码成执行单元(EU)118所执行的基本操作，此处称为微操作(uOP)。换言之，IFU142从例如共享高速缓存180中取出宏指令，该宏指令被提供给指令发布逻辑150的指令解码器(ID)152。响应于所接收的宏指令，ID152将该宏指令解码成提供给指令解码器队列(IDQ)154的一个或多个uOP。

在一个实施例中，前端逻辑140包括处理器控制器120，后者包括资源启用/禁用逻辑122。作为代表，处理器控制器120被耦合到一个或多个资源利用寄存器(RUR)130(130-1、……、130-N)。在一个实施例中，资源利用寄存器130-1是指令发布活动扼制矢量130-1，而资源利用寄存器130-N是指令取出活动扼制矢量130-N。作为代表，基于例如指令取出扼制矢量130-N的当前比特位置，处理器控制器120可在其中指令取出扼制矢量130-N的当前比特值被取消断言的程序周期期间禁用指令取出单元142。然而，在其中指令取出扼制矢量130-N的当前比特值被置位的程序周期期间，处理器控制器120允许IFU142根据正常操作条件来运作。一般而言，扼制矢量包括通过对受限制的CMP资源定义最小和最大活动水平来控制不是处于简单的开或关状态的资源的计数器和限制值。

如进一步示出的，在一个实施例中，指令发布扼制矢量130-1也由处理器控制120监控，以使在其中指令发布扼制矢量130-N的当前比特值被取消断言的程序周期期间，处理器控制器120禁用指令发布逻辑150。因此，在这一不活动周期期间，CPU110消耗的功率和电流受到限制，因为OOO核心116以及指令单元118不接收发布的指令，因此减少了CPU110消耗的处理器资源。

在一个实施例中，为了改进的功率定量分配，扼制矢量130能以更精细的粒度限制CPU110的活动。例如，代替每一CPU110一个扼制矢量130，可以有几个扼制矢量。一个扼制矢量控制取出，一个控制浮点(FP)指令发布，一个控制整型指令发布，而一个控制存储器发布。另外，某些工作负荷很少使用FP执行资源。需要选择CMP100的电压和频率点，以解决会导致电流问题或电压突降的活动猝发。由于FP指令是很少见的，因此可设立FP扼制矢量以将最大FP发布速率限于每16个周期1次，而不会对性能产生不利影响。现在可将电压和频率设置得较高而无需担心由于FP活动的猝发而引起的差错。

相反，HPTC(高性能、技术计算)应用程序可能会大量地使用FP单元。通过监视FP单元的实际IPC需求，可由功率控制器200或特许软件响应于应用程序的需求来调整电压和频率点。在一个实施例中，功率控制器200利用这一IPC信息并修改每一CPU110的扼制矢量130以及电压和频率，来对具有分散特性的各种工作负荷最大化性能。

再次参考图4，当不发布指令时，不需要CPU微架构110的功能单元和相关联的逻辑。给定周期中缺少指令发布可通过使用处理器控制器120检查扼制矢量130中的另一(未来)比特位置以在一个或多个所检测到的CPU不活动周期期间禁用时钟门逻辑中的临界路径来提前预料。因此，禁止指令发布导致目标CPU110的动态电流获取和功耗的减小。另外，限制CPU的发布活动并不必定会与发布允许的减少成线性地降低其性能，因为CPU一般不在每一周期中发布指令。现在描述用于执行一个或多个实施例的过程方法。

操作 

图5是示出根据一个实施例的在至少一个程序周期期间根据资源利用策略使用至少一个处理器核心的资源利用寄存器来进行资源限制的方法300的流程图。在一个实施例中，资源利用寄存器是例如如参考图1-4所示的芯片多处理器(CMP)的处理器核心(CPU)的活动扼制矢量。在一个实施例中，资源利用策略指定了关于受限制资源的处理器活动，包括例如处理器指令发布、处理器指令取出、浮点(FP)指令发布、整型指令发布、存储器发布或其它类似的处理器活动，以减小一个或多个处理器核心的电流和功耗、以及共享CMP资源上的负荷。

作为代表，在处理框310处，访问活动扼制矢量以标识任何资源限制。在处理框320处，确定该活动扼制矢量是否指示至少一个程序周期期间的资源限制。当指示受限制的处理器活动时，在处理框322处，确定诸如处理器活动水平等资源利用策略。在处理框350处，在至少一个程序周期期间根据资源利用策略将处理器活动限于所确定的处理器活动水平。在处理框360处，对CMP的每一处理器核心并行地重复处理框310-350，直到检测到CMP关闭。

图6是示出根据一个实施例的用于限制图5的处理框322的处理器活动的方法330的流程图。在处理框332处，查询活动扼制矢量的当前比特位置。在处理框334处，利用策略根据活动扼制矢量的当前比特位置的值指定关于在当前程序周期期间启用或禁用受限制资源的处理器活动。在处理框336处，确定活动扼制矢量的当前比特位置是否被取消断言。当扼制矢量的当前比特位置被取消断言时，在处理框338处，禁止处理器在当前程序周期期间执行针对受限制资源的活动。否则，在处理框340处，允许处理器在当前程序周期期间执行资源活动。在一个实施例中，图5和6的方法是对图1所示的CMP100的每一CPU110并行执行的。

图7是示出根据一个实施例的用于根据定义从最小活动水平到最大活动水平的处理器活动的资源利用策略来填充一个或多个活动扼制矢量的方法400的流程图。在处理框410处，由特许软件在处理器活动扼制矢量内写入一N位值以定义诸如以1/N程序周期为增量的处理器活动等资源利用策略。在一个实施例中，对例如参考图1所示的CMP的每一处理器核心并行地执行处理框410。在处理框420处，从每一CMP处理器核心周期性地接收处理器核心指令处理计数(IPC)。在处理框430处，将储存在活动扼制矢量内的N位值改为增加或减少处理器活动。在一个实施例中，资源控制器可填充共享CMP资源的资源控制矢量，以将每一周期的处理器核心请求限于某一定义值。

图8是示出根据一个实施例的用于根据即将到来的处理器核心资源不活动来启用/禁用CMP的CPU的功能单元和相关联逻辑的方法440的流程图。在处理框442处，选择CMP的CPU。一旦被选中，则在处理框444处，即检查所选CPU的扼制矢量来标识一个或多个即将到来的资源不活动程序周期。一旦被检测到，在处理框446处，即在所标识的资源不活动程序周期期间禁用该资源的功能单元和相关联逻辑以减少CMP的功率和电流消耗。在处理框448处，对每一CMP CPU重复处理框442-446。

图9是示出根据一个实施例的用于根据所确定的CMP处理器核心的工作负荷特性来改变CMP的交流电压和频率要求的方法450的流程图。在处理框452处，根据从每一CMP处理器核心所接收到的IPC为CMP处理器核心确定工作负荷特性。一旦被确定，在处理框454处，即可如处理框452的工作特性所确定地改变CMP的电压和频率要求。

因此，在一个实施例中，软件或硬件控制器可利用该工作负荷信息来修改每一CPU的资源利用寄存器以及电压和频率，以对具有分散特性的各种工作负荷最大化性能。在一个实施例中，软件可读取IPC，或由硬件收集的、关于运行在每一处理器核心上的每一线程的工作负荷资源利用特性的其它反馈。可更新资源利用寄存器来改变资源利用，以更好地匹配工作负荷特性，并可改变电压和电源来解决新的资源利用寄存器设置。

在一个实施例中，活动扼制将功率移至它最有用的地方。但是其它资源也通过这一技术来定量分配，尽管是间接的。通过扼制CMP的发布速率，CPU的负荷在系统资源上受到控制，这些系统资源然后可以自由地服务其它请求。这对于控制对诸如三级高速缓存、系统锁、主存储器、处理器间链接和I/O(输入/输出)等共享资源的访问尤为重要。

图10是示出用于对使用所公开技术的设计的模拟、仿真和制造的各种表示或格式的框图。表示设计的数据可用多种方式来表示该设计。首先，如在模拟中有用的，硬件可使用硬件描述语言或另一功能描述语言来表示，该描述语言本质上提供了关于期望所设计的硬件如何执行的计算机化模型。硬件模型510可储存在诸如计算机存储器等存储介质500中，使得该模型可使用模拟软件520来模拟，该模拟软件向硬件模型应用特定的测试套件530以确定它实际上是否如所预期地运作。在某些实施例中，模拟软件不被记录、捕捉或包含在介质中。

在设计的任何表示中，数据可被储存在任何形式的机器可读介质中。被调制或另外生成来传输这一信息的光波或电波560、存储器550、或诸如盘等磁或光存储540可以是机器可读介质。这些介质中的任一个可承载设计信息。术语“承载”(例如，承载信息的机器可读介质)因而覆盖了储存在存储设备上的信息或已被编码成载波或调制到载波上的信息。描述设计或设计细节的该组比特(当包含在诸如载波或存储介质等机器可读介质中时)是可被封入其本身或密封在其本身之外，或可由其他人使用来进行进一步设计或制造的制品。

替换实施例

在以上描述中，陈述了众多具体细节，诸如逻辑实现、信号和总线的大小和名称、系统组件的类型和相互关系、以及逻辑分区/集成选择，以提供更全面的理解。然而，本领域的技术人员可以理解，本发明可以不用这些具体细节来实施。在其它情况下，未详细示出控制结构和门级电路以免本发明变得模糊。本领域的技术人员利用所包括的描述能够在无需过多实验的情况下实现适当的逻辑或软件。

在以上描述中，使用了某些术语来描述本发明的特征。例如，术语“逻辑”表示被配置成执行一个或多个功能的硬件和/或软件。例如，“硬件”的示例包括，但不限于集成电路、有限状态机或甚至是组合逻辑。集成电路可采用诸如微处理器等处理器、专用集成电路、数字信号处理器、微控制器等的形式。

“软件”的示例包括采用应用程序、小程序、例程或甚至是一系列指令的形式的可执行码。在一个实施例中，制品可包括其上储存有软件的机器或计算机可读介质，该软件可用于对计算机(或其它电子设备)编程以执行根据一个实施例的处理。计算机或机器可读介质包括但不限于：可编程电子电路、包括易失性存储器(例如，随机存取存储器等)和/或非易失性存储器(例如，任何类型的只读存储器“ROM”、闪存)的半导体存储器件、软盘、光盘(例如，紧致盘或数字视频盘“DVD”)、硬盘驱动器、磁带等。

可以理解，对于其它实施例，可使用不同的系统配置。例如，尽管系统100包括芯片多处理器系统，但对其它实施例，包括至少一个处理器核心的系统可从各实施例的处理器矢量扼制中获益。对其它实施例可使用另外一些不同类型的系统或不同类型的计算机系统，诸如服务器、工作站、台式计算机系统、游戏系统、嵌入式计算机系统、刀片服务器等。

有了这些公开的实施例和最佳方式，可对所公开的实施例作出各种修改和变化，同时仍落入所附权利要求书所定义的本发明的实施例的范围之内。