基于有源电感实现的半有源片上电感

摘要

本发明公开一种可应用于射频集成电路的基于有源电感实现的片上半有源电感，包括一个片上无源电感、一个负阻结构单元和一个有源电感单元三个部分。其中，片上无源电感的一端为输入端，另一端接地；负阻结构单元是一个二端口电路，其中端口1接输入端，端口2接有源电感单元的输入端；有源电感单元是一个单端输入有源电感，其输入端与负阻结构单元的端口2相连接。本发明采用负阻结构单元补偿了无源片上电感的损耗，将有源电感连接负阻结构单元的负载，占用芯片面积小，提高了片上无源电感在高频下的Q值。

说明书

技术领域

本发明属于电子技术领域，更进一步涉及微电子技术领域的射频集成电路中 的一种基于有源电感实现的半有片上电感。本发明的可用于射频集成电路中低噪 声放大器、压控振荡器、滤波器以及射频匹配网络等射频集成电路领域中来达到 提高增益和展宽带宽等作用。

背景技术

随着射频集成电路领域的发展，对高性能的平面螺旋电感的需求日益迫切， 片上电感性能的提高已经成为当今微电子技术领域的研究热点。片上电感在射频 集成电路领域有着非常广泛的应用，主要包括提高增益、展宽带宽等。由于芯片 制造的工艺限制，片上电感的金属损耗和衬底损耗很大，尤其在工作频率比较高 时，其损耗更大，导致品质因素Q值很低，成为制约射频集成电路性能的瓶颈。 因此，提升片上电感性能一直是射频集成电路设计的关键问题。

目前提高片上电感Q值的主要途径有三种：第一种是从工艺上的改进；第二 种是从结构上进行优化；第三种是利用负阻电路提高片上电感Q值。但是前两种 途径在给定的工艺的集成电路设计中，设计人员一般很难通过改变工艺来提高电 路性能，所以这些途径都是受到限制的。而第三种途径，利用负阻电路提高片上 电感Q值已是射频集成电路设计广泛采用的技术，即所谓的半有源电感，但采用 传统的交叉耦合MOS管实现的负阻电路的寄生电容太大，从而限制了其在宽带射 频领域的应用。

东南大学提出的专利申请“一种超高Q值片上可调电感”（申请号 201210406980.6，申请公布号CN103001566A）公开了一种超高Q值片上可调电 感。该专利申请包括电感单元、电容调控单元和负阻调控单元。其中电感单元是 由一个变压器的主电感和副电感组成。通过电容调控单元来实现对电感的自谐振 频率和Q值峰值频点的调节，通过负阻调控单元来对电感Q值和L值进行调节。 但是该专利申请存在的不足是：一是该负阻单元采用的传统的交叉耦合连接的 MOS晶体管实现存在大的寄生电容限制了工作频率带宽；二是该电感单元要用变 压器实现，占用芯片面积大。

华东师范大学提出的专利申请“一种片上集成电感”（申请号：201110042201.4， 申请公布号：CN102169868A）公开了一种片上电感结构。该专利申请提出了一 种相邻电感线圈互相偏移不重叠的片上电感结构，相邻两层电感线圈从俯视方向 上看，互相偏移不重合，降低了电感导线间的寄生电容，提高电感Q值，扩展电 感频率带宽。但是该专利存在的不足是：该片上电感结构复杂，加工难度大。

杭州电子科技大学提出的专利申请“一种垂直结构差分集成螺旋电感”（申请 号：201110051873.1，申请公布号：CN102097429A）公开了一种垂直结构的差分 集成螺旋电感结构。该专利申请垂直方向上的螺旋电感，利用多层金属引线和通 孔形成垂直方向上的平面连线，减小了片上电感占用的芯片面积。但是该专利存 在的不足是：垂直结构的片上电感产生的不断变化的电场和磁场会影响芯片的金 属层中的电流信号的传递，从而影响芯片的正常工作。

发明内容

为了克服上述现有技术的不足，本发明的目的在于从负阻电路能够提高电感Q 值的角度出发，提出了一种基于有源电感实现的半有源片上电感，本发明能提高 电感工作频率较高情况下的Q值。

本发明的思路是：本发明的思路是在射频无源器件的损耗机理以及电路原理 的基础上提出的，旨在减小无源片上电感的寄生电阻产生的损耗，降低负阻结构 单元中晶体管的寄生电容对工作频率带宽的限制。无源片上电感的寄生电阻可以 等效为一个与无源片上电感相并联的正电阻，该电阻越大代表无源片上电感的寄 生电阻产生的损耗越小，根据电路原理，一个负电阻与一个正电阻相并联可以使 得并联后的总电阻变大。负阻结构单元中晶体管的寄生电容可以等效为一个与负 阻结构单元并联的一个电容，该电容越大代表负阻结构单元工作频率带宽越窄， 根据电路原理，电容与电感并联能产生谐振，对信号工作频率的限制减小。本发 明包括一个片上无源电感、一个负阻结构单元和一个有源电感单元三个部分：其 中，

所述的片上无源电感的一端为输入端，另一端接地。

所述的负阻结构单元是一个二端口电路，其中端口1接输入端，端口2接有 源电感单元的输入端。

所述的有源电感单元是一个单端输入有源电感，所述的有源电感的输入端与 负阻结构单元的端口2相连接。

与现有技术相比，本发明具有以下优点：

第一，本发明中的无源片上电感为方形无源片上电感，设计时不需要修改片 上电感版图形状结构，克服了现有技术中通过修改电感版图形状结构来提高片上 电感Q值的不足，使得本发明加工简单，易于实现。

第二，本发明采用了负阻结构单元与无源片上电感相连接，减小了无源片上 电感的在高频下的寄生电阻产生的较大损耗，利用有源电感与负阻结构单元中晶 体管的寄生电容相谐振的特点，克服了现有技术中无源片上电感寄生电阻产生的 损耗大的不足，使得本发明能够在工作频率较高的情况下Q值提高。

第三，本发明采用了有源电感单元，利用有源电感相比变压器占用面积小的 特点，克服了现有技术中采用变压器占用较大的芯片面积的不足，使得本发明占 用芯片面积更小。

附图说明

图1为本发明的方框图；

图2为本发明的负阻结构单元电原理图；

图3为本发明的有源电感单元电原理图；

图4为本发明与传统片上无源电感Q值的仿真图。

具体实施方式：

下面参照附图对本发明作进一步详细描述。

参照附图1，基于有源电感实现的半有源片上电感包括一个片上无源电感、 一个负阻结构单元和一个有源电感单元。

本发明提出在无源片上电感的一端连接一个负阻结构单元的端口1，无源片上 电感的另一端接地，使得无源片上电感的正的寄生电阻和负阻结构单元产生的负 电阻部分相抵消，从而减小无源片上电感的寄生电阻产生的损耗。另外，在负阻 结构单元的端口2连接一个有源电感单元，使得负阻结构单元中晶体管的寄生电 容与电感能够产生谐振相谐振，从而降低负阻结构单元中晶体管的寄生电容对工 作频率带宽的限制。

片上无源电感的一端为输入端，另一端接地。片上无源电感为方形片上无源 电感包括硅衬底、绝缘层、平面螺旋电感底层金属层、通孔以及平面螺旋电感金 属层，其中硅衬底上生长有螺旋电感的绝缘层；绝缘层上镀金属薄膜，金属薄膜 刻蚀平面螺旋电感的底层金属层；平面螺旋电感的底层金属层上沉积绝缘层，绝 缘层中刻蚀通孔，绝缘层上镀金属薄膜，金属薄膜上刻蚀平面螺旋电感金属层； 通孔的形状为方形，通孔内沉积金属，通孔内的金属连通平面螺旋电感的底层金 属层和平面螺旋电感金属层；平面螺旋电感金属层为方形线圈的金属层。

负阻结构单元是一个二端口电路，其中端口1接输入端，端口2接有源电感 单元的输入端，使得无源片上电感的正的寄生电阻和负阻结构单元产生的负电阻 部分抵消，从而减小无源片上电感的寄生电阻产生的损耗。

有源电感单元是一个单端输入的有源电感，有源电感单元的输入端与负阻结 构单元的端口2相连接，使得负阻结构单元中晶体管的寄生电容与电感能够产生 谐振，从而降低负阻结构单元中晶体管的寄生电容对工作频率带宽的限制。

参照附图2，负阻结构单元包括一个npn型晶体管Q1、一个MOS管。npn 型晶体管Q1的基极连接负阻结构单元的端口1，集电极接电源电压，发射极接 MOS管M1的漏极，MOS管M1的源极连接有源电感单元的输入端。

下面给出了该负阻结构单元的输入阻抗实部的表达式：

$Z1=R+\frac{\mathrm{gm}1\times L}{\mathrm{C\pi }1}+\frac{\mathrm{gm}2-\mathrm{gm}1\times (\mathrm{Cgs}2/\mathrm{C\pi }1)}{\mathrm{gm}2\times \mathrm{gm}2+{\omega }^2\times \mathrm{Cgs}2\times \mathrm{Cgs}2}$

其中，Z1表示负阻结构单元的输入阻抗实部，R表示有源电感等效串联寄 生电阻，L表示有源电感的电感值，gm1和gm2分别表示npn晶体管Q1和MOS 管M1的跨导，Cπ1和Cgs2分别表示npn晶体管Q1的基极-发射极寄生电容和 MOS管M1的栅-源寄生电容，ω表示输入信号的角频率。

负阻结构单元中晶体管的寄生电容Cπ1与有源电感L产生谐振相谐振，从而 降低负阻结构单元中晶体管的寄生电容Cπ1对工作频率带宽的限制。通过设计 npn型晶体管Q1的跨导大于npn型晶体管Q2的跨导，可以使负阻结构单元的 阻抗实部为负值，从而实现负电阻特性。

参照附图3，有源电感单元包括两个npn型晶体管Q2、Q3、两个偏置电流 源I1、I2。npn型晶体管Q2的基极作为有源电感单元的输入端，npn型晶体管 Q2发射极接地，npn型晶体管Q2的集电极接偏置电流源I1的正极，npn型晶体 管Q2的基极接npn型晶体管Q3的发射极；npn型晶体管Q3的发射极接偏置电 流源I2的负极，npn型晶体管Q3的集电极接电源，npn型晶体管Q3的基极连 接npn型晶体管Q2的集电极。

下面给出了该有源电感单元的输入阻抗的表达式：

$Z2=\frac{\mathrm{r\pi }2\times \mathrm{ro}3}{\mathrm{r\pi }2+\mathrm{ro}3+\mathrm{gm}2\times \mathrm{gm}3\times \mathrm{r\pi }2\times \mathrm{ro}2\times \mathrm{ro}3}+j\times \omega \times \frac{\mathrm{r\pi }2\times \mathrm{ro}2\times \mathrm{ro}3\times (\mathrm{Ccs}2+\mathrm{C\mu }2+\mathrm{C\mu }3+\mathrm{C\pi }3)}{\mathrm{r\pi }2+\mathrm{ro}3+\mathrm{gm}2\times \mathrm{gm}3\times \mathrm{r\pi }2\times \mathrm{ro}2\times \mathrm{ro}3}$

其中，Z2表示有源电感单元的输入阻抗，rπ2表示npn型晶体管Q2的基 极-发射极寄生电阻，ro2表示npn型晶体管Q2的输出电阻，Ccs2表示npn型 晶体管Q2的集电极-衬底寄生电容，Cμ2表示npn型晶体管Q2的基极-集电极 寄生电容，gm2表示npn型晶体管Q2的跨导，ro3表示npn型晶体管Q3的输 出电阻，Cπ3表示npn型晶体管Q3的基极-发射极寄生电容，Cμ3表示npn型 晶体管Q3的基极-集电极寄生电容，gm3表示npn型晶体管Q3的跨导，ω表示 输入信号的角频率，j表示虚数单位。

有源电感单元的输入阻抗的表达式表明有源电感单元的输入阻抗随着输入 信号角频率频率的升高而升高，表现为电感的特性。

下面结合仿真图对本发明的效果作进一步的描述。

本发明的仿真是在cadence软件下，采用jazz0.18BiCMOS工艺库提供的无 源片上电感模型、npn型晶体管模型和MOS管的模型，对本发明和传统无源片 上电感的Q值随频率的变化进行仿真。仿真结果是，在较高的频率下本发明的Q 值比传统无源片上电感的Q值有了一定提高。

参照附图4，本发明与传统片上无源电感的Q值的仿真图，图4中纵坐标表 示电感Q值，横坐标表示频率，实线表示本发明的半有源电感的Q值随频率的 变化曲线，虚线表示传统片上无源电感Q值随频率的变化曲线。

从图4可以看出，本发明的Q值在15GHz频率时Q值为11.5，传统片上无 源电感在15GHz频率时Q值为8.5。本发明Q值较传统片上无源电感的Q值提 高了35%。表明采用本发明的基于有源电感实现的半有源片上电感能够有效的提 高传统片上无源电感在工作频率较高的情况下的Q值。