基于标准CMOS工艺的电压型多值逻辑电路设计

摘要

多值逻辑电路在提高信号线携带信号量方面，显示了强大的优势，为解决集成电路中互连线增多带来的一系列问题提供了一条有效的解决途径。而在电压型多值逻辑电路中为了实现多级开启阈，普遍采用控制杂质原子的离子注入到MOS管的沟道区中来实现，不仅增加了工艺和工序的难度，也增加了制造的成本。多输入浮栅MOS晶体管(NeuronMOSFET，简写为neuMOS或vMOS)具有在栅上对所有输入信号进行加权求和的功能，以其强大的单元晶体管功能、可在标准CMOS工艺条件下实现多级阈值控制等特点，日益受到重视。本文在对器件的特性进行分析的基础上，对多输入浮栅MOS晶体管在电压型多值逻辑电路中的应用进行了研究。 从基本性能、基本结构、基本电路、浮栅比例因子等方面，对多输入浮栅MOS晶体管的特性进行了较系统的分析。利用多输入浮栅MOS的SPICE模型，对可变阈值特性进行了深入研究，重点分析了互补结构的阈值可变的特性，为多输入浮栅MOS晶体管在多值逻辑电路中的设计与应用提供了理论指导。 以开关-信号理论为指导，建立了描述多输入浮栅MOS开关栅极输入、传输源以及电路电压阈值三者之间相互作用关系的传输运算表达式，对于每个多输入浮栅MOS管的逻辑功能均采用公式化表示。以此理论为设计指导，采用多输入浮栅MOS实现了三值逻辑电路的基本逻辑器件。 进一步提出一种类似于DPL(DoublePass-TransistorLogic)结构的静态和动态电压型CMOS三值电路设计方案。由于电路中同时采用pMOS和nMOS两种传输管，从而保证了输出信号具有完整的逻辑摆幅和高噪声容限。 文中所有设计方案皆基于标准CMOS工艺而无需修改阈值电压，且结构较简单。对所设计的电路采用TSMC0.35μm双层多晶硅工艺参数进行了HSPICE模拟，大量的模拟结果都表明这些设计的正确性。

目录

文摘

英文文摘

第一章绪论

第二章多输入浮栅MOS器件分析

第三章 基于开关-信号理论的MVL电路设计

第四章 DPL结构的MVL电路设计

第五章总结与展望

参考文献

攻读硕士期间发表的学术论文

致 谢