Phys. Dept. Illes Balears Univ. Palma de Mallorca Spain;
Critical Charge; Nanometre SRAM; Static Noise Margin;
机译:紧凑型低VDDmin 6T SRAM,采用双分裂控制辅助方案,提高了单元稳定性,读取速度和写入余量
机译:65nm CMOS中的原位SRAM静态稳定性估计
机译:45NM技术下常规6T动态8T SRAM单元的单元稳定性分析
机译:6T CMOS低功耗SRAM的静态和动态稳定性改进策略
机译:采用高可变性先进CMOS技术的低功耗高性能SRAM设计
机译:采用纯CMOS逻辑工艺的具有自抑制电阻切换负载的RRAM集成4T SRAM
机译:45nm CMOS技术中6T,NC,不对称,PP和P3SRAM位拓扑中的功率和稳定性分析