模拟数字转换器

摘要： RWR/ESM系统多采用传统的瞬时测频(instantaneous frequency measure,IFM)技术实时检测信号频率,但这种测频技术对交叠信号只能估计一个信号的频率,且容易产生测频错误.现代战场中电磁环境异常复杂,脉冲交叠概率越来越高,因此研究交叠信号对IFM系统的影响尤显重要.为此根据IFM原理,分析了双交叠信号情况下IFM微波鉴相器的各节点响应,并建立了输出UI,UQ的数学模型,提出一种估计双交叠信号频率的算法—UI,UQ推算法.仿真结果表明:该算法能够在保持原有IFM优点的情况下,估计2个交叠信号的频率.

摘要： 以美国亚德诺半导体技术有限公司bipolar/I2L工艺的12位模拟数字转换器AD574为研究对象,在60Coγ辐照条件下累积400 Gy(Si)的电离剂量(Total ionizing dose,TID),对累积总剂量前后的样品进行激光单粒子翻转(Single-event upset,SEU)试验,获得了0 V、1 V、2.5 V输入信号条件下的输出码值翻转.结果显示:累积400 Gy(Si)电离剂量后,AD574输出码值的翻转向中心码值右侧偏移,同时造成翻转次数的改变.本文初步分析了AD574的TID-SEU协合效应作用机制,认为该现象与模拟/数字转换器内部比较器单粒子瞬态的敏感性有关.累积总剂量后,比较器单粒子瞬态的幅值和宽度显著增大,会导致AD574输出码值翻转分布及次数的变化.该TID-SEU协合效应研究对宇航元器件的抗辐射加固保障提供了有益参考.

摘要： 生于澳门,长于澳门,在数字时代与电子时代的断裂处苦苦求索,让他找到了芯片时代的模拟数字转换器(ADC)。不断追求卓越,自我导向和富有成效,是他的座右铭。

摘要： 针对工程应用领域对多路同步信号高速、实时性采集的实际需求,设计了一种基于STM32F7的多通道通用数据采集器.利用STM32F767ZIT6微处理器自带的直接存储器访问(DMA)控制器,将数据快速传输至外设静态随机存取存储器(SRAM),减少了处理数据的时间,提升了执行效率.同时,集成多种通信协议,可采集模拟量、数字量等多种数据格式信号.监测数据通过液晶显示器实时显示,或经由4G通信发送到云端服务器.远程客户端可从云服务器查看数据,成本低,实用性高.将该采集器应用于温室作物无创水分检测系统中.连续长时间的数据采集试验证实,该采集器具有良好的稳定性和可靠性,有较高的推广应用价值,并且能够为多通道数据采集设备的开发提供一定的参考.

摘要： 模数转换器(ADC)广泛应用于雷达与电子战系统中,无杂散动态范围(SFDR)是其中的一项重要性能指标.ADC电路设计中需要从时钟、电源以及前端电路等多个层次进行系统优化设计,才能有效提高SFDR性能.分析了ADC的前端电路对SFDR性能的影响,并提出了前端电路器件选型和设计的要点,对其他ADC电路设计有参考意义.

摘要： 设计一款智能低功耗型温度传感器,用衬底PNP感知温度变化,并采用三阶Sigma-delta ADC作为读出电路,将温度值转化为数字量输出.采用线性函数对ADC输出量进行拟合.整体电路采用中芯国际0.18μm CMOS工艺进行设计,在1.8 V供电电压下,功耗为183.3μW.测量温度范围为0～100°C.ADC有效位数11.2位,采样频率为4 kHz,信噪比为90 dB.

摘要： 相对于非压缩感知帧定时同步方法,压缩感知帧定时同步方法可以降低系统的能量消耗,降低模拟数字转换器的设计难度.相对于压缩感知技术,单比特压缩感知仅保留观测值的符号信息,可进一步降低系统的能量消耗,降低模拟数字转换器的设计难度.为此,将单比特压缩感知技术引入到帧定时同步中,提出了一种基于单比特压缩感知的帧定时同步方法.提出方法首先在帧定时变换域对接收信号进行单比特的压缩采样;随后,利用采样到的比特流重构出用于帧定时同步的定时度量;最后,根据相关法帧定时同步准则,搜索重构到的定时度量,找到帧定时同步的索引位置.分析与仿真结果表明,相对于压缩感知帧定时同步方法,在相同的比特开销情况下,提出方法可改善帧定时同步的正确同步概率;在相同的正确同步概率情况下,提出方法所需比特数更少.同时,提出方法的量化过程仅需要电平比较器,降低了模拟数字转换器设计难度.

摘要： 分析一个采用双通道16位、125/105/80 MSPS、流水线型ADC AD9268和超低失真中频VGA AD8375的电路中的噪声.信号链包括一个VGA(在+6 dB增益设置下使用)、一个五阶巴特沃兹低通滤波器(-3 dB滚降频率为100 MHz)和ADC.给出放大器和滤波器的噪声计算,因为这些噪声决定ADC在目标频段内的动态性能.

摘要： The measurement of weak ambient acceleration responses,induced by subway train vibrations,needs an accuracy of mg scale,which could not be easily satisfied using ordinary on-board MEMS accelerometers.In the paper,by using the low-noise OP-Amp OPA4344 and ADC Q4FA51 2,the measurement range of the MEMS accelerometer SD1 221 L-002 was limited in ±0.2 g,so as to accomplish an acceleration resolution of 0.043 mg to satisfy the testing requirement of weak ambient vibrations.A specific wireless sensor network system was developed for the testing of subway train induced ambient accelerations.The system was based on Intel Imote2 wireless sensor network platform,combined with the embedded software platform ISHMP Services Toolsuite. Based on the open-source operation system TinyOS, the component structural programming language nesC was used to program the embedded application component VibrationLevelCalculation,so as to embeddedly compute the ambient vibration level.The system was used to measure the ambient vibration responses induced by subway train vibrations of an underground space adjoining the subway station.The ambient acceleration signals were acquired at the sensor nodes the vibration levels were embeddedly computed in the Imote2 main board of the sensor board,and the distribution of the ambient vibration level was directly displayed on the terminal.In addition,the one-third octave bands spectra at measuring points were obtained by retrieving the vibration level data at the center frequencies stored inside the sensor nodes.The developed system implements the fast assessment of the ambient responses induced by subway train vibrations.%地铁列车振动环境微弱响应的无线传感器网络测试需要mg量级的加速度测试精度，常规板载MEMS加速度传感器通常难以满足。采用低噪声运算放大器 OPA4344与模拟／数字转换器 QF4A512，将 MEMS 加速度传感器SD1221 L －002量程限定在±0．2 g，同时采用进行信号转换与调理，达到了0．043 mg 的加速度测试分辨率，满足了地铁列车环境微振测试要求。基于英特尔 Imote2无线传感器网络硬件平台与嵌入式软件平台 ISHMP Services Toolsuite，实现了地铁列车振动环境加速度测试专用无线传感器网络系统。基于 TinyOS 开源操作系统，采用组件式结构程序语言 nesC 编写了嵌入式应用组件 VibrationLevelCalculation，实现了环境振级的嵌入式计算。应用该系统，对一地铁紧邻地下空间内地铁列车环境振动响应进行了实测。通过传感节点采集环境加速度信号，在传感节点 Imote2主板内嵌入式计算振级，通过无线传输数据，在终端直接显示出测试环境振级分布。通过回溯存储于传感节点内三分之一倍频程中心频率上的振级数据，获得了各测点1／3倍频程。该系统实现了地铁列车振动环境响应的快速评定。

摘要： 本报告论述了软件化雷达（Software Defined Radar,SDR）的内涵、基本特点和总体架构,并分析了软件化雷达的中移相器和变频器的数字化的发展趋势,论述了SDR对ADC动态范围、量化精度以及采样速度的要求,分析了低成本有源相控阵雷达架构在未来SDR架构中的应用前景.

摘要： 随着数字全球化的发展,数字信号处理在许多领域都得到广泛的应用.数据采集作为数字信号与模拟信号处理重要接口,其向着高速度和超宽带发展.由于工艺的限制,单片的AD的采样率几乎已经达到极限.为突破单片AD采样率上限的限制,需要寻找新的方法去实现更高速率的数据采集.利用两片AD基于时间交错技术,使得采样率提高一倍,设计了硬件电路并编写了相应FPGA软件程序.实测数据表明,时间交错技术可以突破单片AD采样限制,实现高速采样.

摘要： 随着数字全球化的发展,数字信号处理在许多领域都得到广泛的应用.数据采集作为数字信号与模拟信号处理重要接口,其向着高速度和超宽带发展.由于工艺的限制,单片的AD的采样率几乎已经达到极限.为突破单片AD采样率上限的限制,需要寻找新的方法去实现更高速率的数据采集.利用两片AD基于时间交错技术,使得采样率提高一倍,设计了硬件电路并编写了相应FPGA软件程序.实测数据表明,时间交错技术可以突破单片AD采样限制,实现高速采样.

摘要： 随着数字全球化的发展,数字信号处理在许多领域都得到广泛的应用.数据采集作为数字信号与模拟信号处理重要接口,其向着高速度和超宽带发展.由于工艺的限制,单片的AD的采样率几乎已经达到极限.为突破单片AD采样率上限的限制,需要寻找新的方法去实现更高速率的数据采集.利用两片AD基于时间交错技术,使得采样率提高一倍,设计了硬件电路并编写了相应FPGA软件程序.实测数据表明,时间交错技术可以突破单片AD采样限制,实现高速采样.

摘要： 随着数字全球化的发展,数字信号处理在许多领域都得到广泛的应用.数据采集作为数字信号与模拟信号处理重要接口,其向着高速度和超宽带发展.由于工艺的限制,单片的AD的采样率几乎已经达到极限.为突破单片AD采样率上限的限制,需要寻找新的方法去实现更高速率的数据采集.利用两片AD基于时间交错技术,使得采样率提高一倍,设计了硬件电路并编写了相应FPGA软件程序.实测数据表明,时间交错技术可以突破单片AD采样限制,实现高速采样.

摘要： 本文提出了一种基于Advantest 93000型自动测试设备配合外挂高性能信号源SMA100A,对8位1.5GSPS的超高速ADC进行动态参数测试的方案;使用外挂信号源提供采样时钟和模拟输入信号,解决了93000与外部信号源之间的同步问题以及频率差异导致的采样不稳定问题,从而有效提升了自动测试设备的超高速AD转化器动态参数测试能力,在超高速ADC量产测试中具有广泛应用.

摘要： 本文提出了一种基于Advantest 93000型自动测试设备配合外挂高性能信号源SMA100A,对8位1.5GSPS的超高速ADC进行动态参数测试的方案;使用外挂信号源提供采样时钟和模拟输入信号,解决了93000与外部信号源之间的同步问题以及频率差异导致的采样不稳定问题,从而有效提升了自动测试设备的超高速AD转化器动态参数测试能力,在超高速ADC量产测试中具有广泛应用.

摘要： 本文提出了一种基于Advantest 93000型自动测试设备配合外挂高性能信号源SMA100A,对8位1.5GSPS的超高速ADC进行动态参数测试的方案;使用外挂信号源提供采样时钟和模拟输入信号,解决了93000与外部信号源之间的同步问题以及频率差异导致的采样不稳定问题,从而有效提升了自动测试设备的超高速AD转化器动态参数测试能力,在超高速ADC量产测试中具有广泛应用.

摘要： 本文提出了一种基于Advantest 93000型自动测试设备配合外挂高性能信号源SMA100A,对8位1.5GSPS的超高速ADC进行动态参数测试的方案;使用外挂信号源提供采样时钟和模拟输入信号,解决了93000与外部信号源之间的同步问题以及频率差异导致的采样不稳定问题,从而有效提升了自动测试设备的超高速AD转化器动态参数测试能力,在超高速ADC量产测试中具有广泛应用.

摘要： 本文提出了一种基于Advantest 93000型自动测试设备配合外挂高性能信号源SMA100A,对8位1.5GSPS的超高速ADC进行动态参数测试的方案;使用外挂信号源提供采样时钟和模拟输入信号,解决了93000与外部信号源之间的同步问题以及频率差异导致的采样不稳定问题,从而有效提升了自动测试设备的超高速AD转化器动态参数测试能力,在超高速ADC量产测试中具有广泛应用.

摘要： 根据高速ADC和FPGA的结构特性,本文设计了一个FPGA与高速ADC同步接口,可以实现FPGA同步接收高速ADC的多路信号,同时保证信号的稳定性和同步性,最后在硬件上进行实现,经过大量高低温试验验证了设计的正确性.

摘要： 一种混合模拟?数字转换器包括多个模拟?数字转换电路和一个合并电路。所述多个模拟?数字转换电路分别用于为同一个模拟输入产生局部数字输出，其中，所述多个模拟?数字转换电路包括数字斜坡模拟?数字转换器用于在时间域执行信号量化处理。所述合并电路用于合并所述多个模拟?数字转换电路产生的局部数字输出，以产生所述模拟输入的最终的数字输出。

摘要： 本发明是一种模拟至数字转换器及适用于模拟至数字转换器的界面电路。该适用于模拟至数字转换器的界面电路包含取样保持电路；输入开关；输入电容器，其第一端经由取样保持电路以连接至模拟至数字转换器的比较器的输入端，其第二端经由输入开关以接收输入信号；保持开关，连接于输入电容器的第二端与原始共模电压之间；重置开关，连接于比较器的输入端与目标共模电压之间；及前端开关，连接于输入电容器的第一端与目标共模电压之间。

摘要： 本发明提供一种模拟数字转换器及用于模拟数字转换器的输入缓冲器，其中用于模拟数字转换器ADC的输入缓冲器包括：接收电路，耦接在电源电压和该ADC的取样保持电路之间，用于接收模拟输入信号并生成缓冲模拟信号；以及阻抗电路，耦接到该接收电路，用于选择性地提供可变阻抗；其中，当该ADC的该取样保持电路操作在第一阶段时，该阻抗电路提供小阻抗，当该ADC的该取样保持电路操作在第二阶段时，该阻抗电路提供大阻抗。通过本发明能够降低输入缓冲器的功耗。

摘要： 本申请提出一种模拟数字转换器电路、模拟数字转换器及电子设备，该模拟数字转换器电路，该模拟数字转换器电路，包括：全并行ADC，接入待转化的模拟信号，并对模拟信号进行量化，得到第一量化信号；第一级SAR ADC，接入模拟信号，且其最高位电容的控制端与全并行ADC连接，并对基于模拟信号和第一量化信号产生的余差信号进行量化，并得到第二量化信号；第二级SAR ADC，对接入的量化信号进行再次量化，得到第三量化信号；中间电容放大器，设置于第一级SAR ADC和第二级SAR ADC之间，用于对第二量化信号进行指定倍数的放大，并将放大后的量化信号输入第二级SAR ADC。应用本申请可以实现更高物理位数的ADC，且能够提高模拟数字转换器电路的转换准确度。

摘要： 本发明提高了设置有电容器的模拟数字转换器的可靠性。差分放大电路放大输入的模拟信号和随着时间的流逝而变化的斜坡信号之间的差，并且将其作为差分信号输出。放大元件放大所述差分信号并且将其作为放大信号输出。时钟单元基于所述放大信号电平测量所述模拟信号电平基本上与斜坡信号电平相匹配的转换时段的长度，并且将其作为从所述模拟信号转换的数字信号输出。电容器的一端连接到所述放大元件的输入端子和预定连接端子中的一个。在所述转换时段期间，开关将所述电容器的另一端连接到所述输入端子和所述预定连接端子中的另一个，并且在所述转换时段之外，将所述电容器的另一端与所述输入端子和所述预定连接端子中的另一个上分开。

摘要： 本发明提供一种模拟数字转换器及用于模拟数字转换器的输入缓冲器，其中用于模拟数字转换器ADC的输入缓冲器包括：接收电路，耦接在电源电压和该ADC的取样保持电路之间，用于接收模拟输入信号并生成缓冲模拟信号；以及阻抗电路，耦接到该接收电路，用于选择性地提供可变阻抗；其中，当该ADC的该取样保持电路操作在第一阶段时，该阻抗电路提供小阻抗，当该ADC的该取样保持电路操作在第二阶段时，该阻抗电路提供大阻抗。通过本发明能够降低输入缓冲器的功耗。

摘要： 本申请提出一种模拟数字转换器电路、模拟数字转换器及电子设备，该模拟数字转换器电路，该模拟数字转换器电路，包括：全并行ADC，接入待转化的模拟信号，并对模拟信号进行量化，得到第一量化信号；第一级SAR ADC，接入模拟信号，且其最高位电容的控制端与全并行ADC连接，并对基于模拟信号和第一量化信号产生的余差信号进行量化，并得到第二量化信号；第二级SAR ADC，对接入的量化信号进行再次量化，得到第三量化信号；中间电容放大器，设置于第一级SAR ADC和第二级SAR ADC之间，用于对第二量化信号进行指定倍数的放大，并将放大后的量化信号输入第二级SAR ADC。应用本申请可以实现更高物理位数的ADC，且能够提高模拟数字转换器电路的转换准确度。

摘要： 本发明提高了设置有电容器的模拟数字转换器的可靠性。差分放大电路放大输入的模拟信号和随着时间的流逝而变化的斜坡信号之间的差，并且将其作为差分信号输出。放大元件放大所述差分信号并且将其作为放大信号输出。时钟单元基于所述放大信号电平测量所述模拟信号电平基本上与斜坡信号电平相匹配的转换时段的长度，并且将其作为从所述模拟信号转换的数字信号输出。电容器的一端连接到所述放大元件的输入端子和预定连接端子中的一个。在所述转换时段期间，开关将所述电容器的另一端连接到所述输入端子和所述预定连接端子中的另一个，并且在所述转换时段之外，将所述电容器的另一端与所述输入端子和所述预定连接端子中的另一个上分开。

摘要： 本发明实施例公开了一种模拟数字转换器和模拟数字转换器的控制方法，其中该模拟数字转换器用于接收至少一个输入信号以产生数字输出信号，包括：输入端，用于接收该输入信号；和多个输出端子，其中每个输出端子被配置为输出该数字输出信号的一位；其中，该模拟数字转换器被控制为在正常模式或低功率模式下工作，并且当该模拟数字转换器工作在正常模式时，所有输出端子都能够输出位以形成该数字输出信号；当该模拟数字转换器工作在低功率模式时，只有一部分输出端子能够输出位以形成该数字输出信号。实施本发明实施例，可降低模拟数字转换器的多模应用的设计工作和制造成本。

摘要： 本申请提出一种模拟数字转换器电路、模拟数字转换器及电子设备，该模拟数字转换器电路，该模拟数字转换器电路，包括：全并行ADC，接入待转化的模拟信号，并对模拟信号进行量化；第一级SAR ADC，接入模拟信号，且其最高位电容的控制端与全并行ADC连接，并对基于模拟信号和第一级SAR ADC量化后的信号产生的余差信号进行量化；第二级SAR ADC，对接入的量化信号进行再次量化；中间电容放大器，设置于第一级SARADC和第二级SARADC之间，包括并联的第一电容和第一运算放大器，及与第一电容串联的第一开关，且第一电容用作第二级SARADC的冗余位电容，对第二级SARADC的输出结果进行校准。应用本申请可以实现更高物理位数的ADC，且能够提高模拟数字转换器电路的转换准确度。