数字下变频器

摘要： 当数字下变频器中的频率合成存在杂散和噪声时,数字下变频器的输出信号容易发生频率混叠从而导致失真。本文拟通过改进数字下变频器的设计,消除该信号失真问题。本文首先建模分析频率合成过程中产生的杂散和噪声,然后根据杂散产生的原因提出3种数字下变频器的改进方法,分别为:(1)减少频率合成器相位舍位数;(2)选择优化数字下变频器采样速率;(3)添加带通滤波。同时,根据噪声产生的原因提出提高下变频器的采样速率的改进方法。最后,通过仿真验证了理论分析的正确性以及改进方法的有效性。

摘要： 为满足直接射频采样ADC对数字下变频器(digital down converter, DDC)抽取模式数量的需求,提出了一种多模式DDC设计。首先研究和分析了AD采样原理、DDC原理和高速高精度数控振荡器原理,建立了基于多模式抽取滤波器组的DDC模型,并进行了行为级仿真和分析;之后采用Verilog HDL完成了RTL设计与仿真,利用Synopsys数字后端工具链完成了基于28 nm工艺的版图设计与后仿。仿真显示,该设计可工作在1 GHz时钟下,实现了14种模式,最低阻带衰减大于100 dB,在抽取系数为2的条件下,-3 dB带宽达到478.867 MHz。包含ADC所需的其他数字电路的总面积为1 300μm×1 370μm(DDC约占67%),总仿真功耗为301.7 mW。该设计具有抽取模式多、功耗低、消耗资源少的优点,能够满足直接射频采样ADC对多模式DDC的需求。

摘要： 本文提出了一种适合ASIC实现的可编程的数字下变频器(DDC)设计方法,该DDC嵌入于4GS/s-12bit ADC中,能够处理频率为4GHz的输入信号,并提供抽取因子分别为4、8、16、32的降采样功能.设计的DDC由一个基于CORDIC算法实现的数控振荡器(NCO)和一个全半带滤波器(HB-FIR)级联结构的抽取滤波器组组成.优化半带滤波器系数和各级数据精度,提出多种改进结构优化设计,有效减少硬件开销.基于40nm CMOS工艺,完成数字下变频器的前端设计和后端实现,并进行了流片.仿真结果显示,该设计可以在500 MHz的工作时钟频率下达到设计目标,抽取因子为4模式下,最大无衰减通带带宽可达420MHz,版图面积1550*650μm2,0.9V工作电压,功耗为180.69mW.验证了该设计方法适合于高速高精度数字信号的2n下变频.

摘要： 本文介绍了现有的双向HFC网络中的数字回传方案,在此基础上提出一种新的方法,利用数字下变频器技术在现有HFC网络中实现了数字回传的功能,不但提高了效率,更降低了硬件成本.

摘要： 数字下变频器技术是软件无线电接收机中最为重要的核心技术之一,数字下变频技术主要是把宽带中的大数据流信号转变成窄带低数据流信号,从而方便数据信号处理器进行处理.基于此,本文从数字下变频器在软件无线电接收机中的工作原理出发,深入探讨数字下变频器在软件无线电接收机中的具体应用,从而为无线电接收发展提供帮助.

摘要： 当前经济水平不断发展，科技水平也得到了飞速的提高，相应的软件无线电接收机技术也在不断进步。当前这项技术的最新应用是与数下变频器的结合，主要在研究数字下变频技术的基本构造和理论的基础上，分析了数字下变频器在当前发展水平下的整体性能以及其在软件无线电接收机中进行应用的可行性，争取能够发现及改进当前存在的一些问题，争取促进我国数字下变频器在软件无线电接收机中的应用水平的提高。

摘要： 针对宽带通信雷达探测系统中高速率数据处理难度较大的问题,设计了一种全流程并行化处理的高速率数字下变频器,混频模块采用并行化的流水线坐标旋转数字计算机( CORDIC)对来自A/D的高速采样数据进行分组处理,以降低单个通道的数据率；抽取滤波模块采用多相滤波器进一步将高阶卷积网络进行并行化分解,减少不必要的乘累加运算。实验结果表明：最大处理速率由原先的131 MHz提高到了255 MHz,改进设计利用现有硬件条件大幅度提高了处理速度,减少了通带内信号的衰减。%Aiming to overcome challenge of high-speed data processing in broadband communication radar detection system,a full parallel accelerating computation based digital downconverter is proposed. Mixing module adopts pipelined coordinate rotation digital computer( CORDIC) to realize parallel processing of A/D dataflow,which can reduce data rate in single channel. Extraction module adopts poly-phase filter to decompose high-order convolution network,which can reduce unnecessary accumulative operation. The experiment result shows that the maximum working frequency increases from 131 MHz to 255 MHz,and the improved design can effectively improve processing speed and reduce channel attenuation under existing hardware conditions.

摘要： 实践课程教学是培养专业学位研究生（专硕）知识应用能力，增长工作经验，提高专业素养及就业、创业能力的重要环节。该文从实验平台建设、实验项目、实验环节和考核方式等方面，介绍了专业学位硕士实践课程软件无线电系统设计与验证的建设思路和教学经验。以无线电系统中重要的数字下变频（DDC）器设计实验为例，详细展示了课程教学过程与实验实施方法。实际教学效果表明，通过课程学习，学生掌握了现代无线电系统产品设计的一般方法和过程，提高了在实际工作中发现问题和解决问题的能力。%The primary purpose of practical course offered for professional degree graduate students (master)is to cultivate their capability of applying the knowledge in practice,to acquire the working experiences,to make them more professional and to promote the abilities suiting their employment and startup.The paper introduces the researches and experiences of the practical course,Design and Validation of Software Defined Radio System,based on the building of experimental platform,the design of experiment projects, the main links of training procedure,and the testing pattern.Moreover,the realistic teaching procedures and methods are illustrated by an example of designing a digital down converter (DDC)of radio system.The results of teaching manifest that the course could make the students obtain the basis procedures and methods of development and design for the modern wireless radio system,improve their ca-pabilities on analyzing and resolving the engineering problem met in work.

摘要： 为了提高微波雷达信号处理系统的实时性和稳定性,文章设计并实现了一种基于DSP+ FPGA系统架构的雷达实时信号处理系统.本系统以GCl012B、FPGA和DSP器件为硬件核心,采用软硬件相结合的方式,具有很好的控制和运算能力,能够实现对非合作运动目标搜索、跟踪等参数的测量以及角误差求取、AGC控制等功能.实际应用验证了该系统设计的正确性和可靠性.同时该系统易于实现,具有很好的灵活性、稳定性和实用性.

摘要： 读者反馈 我收到彼得·安德森（Peter Anderson，KCIHR）的提示，他曾为1994年的QEX写过一篇使用啥里斯数字下变频器制作SSB接收机的文章。1就像我们上期看到的，这些IC使用抽取和滤波来实现减采样。他的观点是啥里斯和德州仪器公司生产的器件都很老了，没有足够的内部精度来应对窄带和大动态范围的应用。不过，许多现代的SDR使用FPGA的专用功能实现了更高精度的减采样运算（包括TAPR的软件无线电）。

摘要： 数字下变频技术是软件无线电的关键技术之一,其功能是将宽带高速数据流信号转变为窄带低速数据流信号,以实现信号的实时处理.采用CORDIC算法实现的数字下变频器,克服传统下变频器查询表大的缺点,能够有效提高信号处理的效率,减少硬件设计的代价,非常适合在FPGA中实现.

摘要： 数字下变频器是数字接收机的核心部分，它在数字域对数字化后的中频信号进行下变频和解调，得到两路正交的I和Q信号。提出了基于FPGA的数字下变频器实现方法，介绍了其工作原理及硬件实现。然后重点分析了其性能，实践证明它完全满足要求。

摘要： 本文介绍了一种基于CORDIC算法的数字下变频器(DDC)中坐标变换模块的结构以及该结构的ASIC实现。该结构具有速度快,资源省,拓展性好等优点。

摘要： 自动增益控制电路一般用在接收机中,调节任意输入信号的幅度,使其输出信号的幅度能保持某个特定值.本文介绍了一种用于数字下变频器中的自动增益控制电路的FPGA的实现,并且给出了电脑仿真的结果.

摘要： 数字下变频器(Digital Down Converter,DDC)是软件无线电系统的关键技术之一,它将高速采样的数字中频信号下变频到基带,然后进行抽取,成型滤波.给出了数字下变频器中数控振荡器NCO和多级滤波器的原理和硬件设计仿真,通过FPGA芯片Spartan6-XC6SLX45T设计实现了适用于WCDMA信号的数字下变频器,并对其进行硬件仿真与验证.

摘要： 在软件接收机的研究中，数字下变频是一种很重要的技术。它产生一对正交的本地振荡信号，可以实现对射频前端的数字中频信号到基带信号转换的功能。而产生正交信号的方法很多，传统的方法是采用直接数字频率合成，但一般需要较多的芯片内部ROM资源来存储正弦和余弦值，并通过查表的方式实现输出，而且运算的速度也会受到一定的限制。本文提出了一种更有效的方法，该方法采用CORDIC算法独立而实时的实现了两路正交信号的产生。同时，给出了CORDIC算法实现的硬件结构和仿真结果。与传统的采用查找表的方法相比，这种算法结构简单，不需要硬件乘法器，所有运算只有移位累计运算;采用流水线方法，可以提高工作频率;可以使用循环迭代的方式，节约了资源，易于硬件实现，仿真结果达到了GPS的要求。

摘要： 本文介绍了带12bits A/D和12bits D/A的数字下变频器AFEDRI8201的性能、结构,同时结合实例阐述了AFEDRI8201的参数设置和编程方法,并给出了仿真结果.

摘要： 在数字世界，特别是数字通信、网络、视频点播和数字图像处理领域，数字信号处理目前已经站在了发展最为迅速的浪尖。然而如今电子系统对于数字信号处理的性能需求的激增，使得通用的基于顺序指令的DSP处理器难以适应。rn Xilinx公司和MathWorks公司合作开发的System Generator作为MathWorks公司Simulink产品的一个插件可以将DSP系统级设计和FPGA底层硬件实现无缝连接起来。本篇文章给出了一个广泛用于软件无线电、数字接收机和第3代移动基站的数字下变频器(DDC)的Simulink仿真模型，并使用SystemGenerator直接生成可综合的寄存器传输级(RTL)代码。

摘要： 本文介绍了一种基于CORDIC算法的数字下频器(DDC)中坐标变换模块的结构以及该结构的ASIC实现.该结构具有速度快,资源省,拓展性好等优点.

摘要： 本文介绍了一种基于CORDIC算法的数字下频器的结构以及该结构在FPGA上的实现.与传统的数字下变频结构相比,该结构具有速度快,资源省,拓展性好等优点.

摘要： 本发明涉及下变频器、下变频器IC以及用于控制下变频器的方法。具体涉及在利用多个下变频器电路构成通用双下变频器的情况下也能正常工作的下变频器。下变频器包括第一和第二下变频器电路，以及至少具有用于接收水平偏振波信号的第一放大器LNA和用于接收垂直偏振波信号的第二放大器LNA的放大单元。如果Tone/Pola信号是指示省电模式的信号，则第一下变频器电路的控制电路使本地振荡器和频率转换器两者都处于非工作状态，控制偏压电路以便为第一放大器LNA提供电能。

摘要： 用于上变频器/下变频器的压控振荡器，它能改善压控振荡器的相位噪声特性。在数字无线通信系统中用于上变频器/下变频器的压控振荡器包括：可变电容分量与串联谐振电路并联的谐振单元，其中可变电容分量容值在预定范围内与控制电平成反比，串联谐振电路的串联谐振点对应随预定时间单元变化的模式电平；振荡单元，它产生的频率对应由谐振单元确定的并联谐振点。

摘要： 本发明描述具有良好性能的上变频器和下变频器。在一种设计中，所述上变频器包括第一晶体管集合、第二晶体管集合和第三晶体管集合。所述第一晶体管集合接收基带信号且提供经上变频的信号。所述第二晶体管集合基于发射(TX)本机振荡器(LO)信号而切换所述第一集合中的所述晶体管的跨导。所述第三晶体管集合基于TX？VCO信号来启用和停用所述第二集合中的所述晶体管。在一种设计中，所述下变频器包括第一晶体管集合、第二晶体管集合和第三晶体管集合。所述第一晶体管集合接收经调制的信号且提供基带信号。所述第二晶体管集合基于接收(RX)LO信号而切换所述第一集合中的所述晶体管的跨导。所述第三晶体管集合基于RX？VCO信号来启用和停用所述第二集合中的所述晶体管。

摘要： 本发明涉及下变频器、下变频器IC以及用于控制下变频器的方法。具体涉及在利用多个下变频器电路构成通用双下变频器的情况下也能正常操作的下变频器。下变频器包括第一和第二下变频器电路，以及至少具有用于接收水平偏振波信号的第一放大器LNA和用于接收垂直偏振波信号的第二放大器LNA的放大单元。如果Tone/Pola信号是指示省电模式的信号，则第一下变频器电路的控制电路使本地振荡器和频率转换器两者都处于非操作状态，控制偏压电路以便为第一放大器LNA提供电能。

摘要： 用于上变频器/下变频器的压控振荡器，它能改善压控振荡器的相位噪声特性。在数字无线通信系统中用于上变频器/下变频器的压控振荡器包括：可变电容分量与串联谐振电路并联的谐振单元，其中可变电容分量容值在预定范围内与控制电平成反比，串联谐振电路的串联谐振点对应随预定时间单元变化的模式电平；振荡单元，它产生的频率对应由谐振单元确定的并联谐振点。

摘要： 本实用新型提供了一种下变频器、上变频器及两者组成的变频组件，将QV频段的频率与X频段频谱进行搬移。一种下变频器，包括：一级滤波电路输入端用于接收射频信号；放大器A1输入端与一级滤波电路的输出端连接；隔离器U1输入端与放大器A1的输出端连接；倍频器U2输入端用于接收本地振荡器发出的频率信号；第一滤波放大电路输入端与倍频器U2的输出端连接；混频器U3第一输入端与隔离器U1的输出端连接，其第二输入端与第一滤波放大电路的输出端连接；二级滤波电路输入端与混频器U3的输出端连接；温度补偿衰减器Z1输入端与二级滤波电路的输出端连接；放大器A2输入端与温度补偿衰减器Z1的输出端连接；放大器A2的输出端为下变频器的信号输出端。

摘要： 本发明公开了两种数字上变频器和两种数字下变频器，在不同模式下，可以复用不同的滤波器的系数，从而使得无需每次切换模式时都重新设计变频器的结构及各个滤波器的系数，而只需对待切换模式下需要使用的滤波器的参数进行简单修改，实现简单、方便。

摘要： 本发明提供了一种数字下变频器和数字上变频器，数字下变频器中的第一级混频模块将中频信号进行混频，以2载波时分复用的方式输出I/Q两路混频信号，第一级多速率转换模块和第二级多速率转换模块在进行抽取前对时钟频率进行同步，根据同步后的时钟频率采用多载波时分复用的方式对接收到的信号进行多倍抽取和滤波。本发明数字上变频器在进行频率内插之前进行时钟频率的同步，第三级多速率转换模块、第四级多速率转换模块、第二级混频模块和第五级多速率转换模块根据同步后的时钟频率和接收到的信号数据率，采用多载波时分复用的方式对接收到的信号进行频率内插和滤波。采用本发明的变频器，降低了控制信号的复杂性，节省了逻辑资源。

摘要： 本发明公开了两种数字上变频器和两种数字下变频器，在不同模式下，可以复用不同的滤波器的系数，从而使得无需每次切换模式时都重新设计变频器的结构及各个滤波器的系数，而只需对待切换模式下需要使用的滤波器的参数进行简单修改，实现简单、方便。

摘要： 本发明提供了一种数字下变频器和数字上变频器，数字下变频器中的第一级混频模块将中频信号进行混频，以2载波时分复用的方式输出I/Q两路混频信号，第一级多速率转换模块和第二级多速率转换模块在进行抽取前对时钟频率进行同步，根据同步后的时钟频率采用多载波时分复用的方式对接收到的信号进行多倍抽取和滤波。本发明数字上变频器在进行频率内插之前进行时钟频率的同步，第三级多速率转换模块、第四级多速率转换模块、第二级混频模块和第五级多速率转换模块根据同步后的时钟频率和接收到的信号数据率，采用多载波时分复用的方式对接收到的信号进行频率内插和滤波。采用本发明的变频器，降低了控制信号的复杂性，节省了逻辑资源。