首页> 中国专利> 增强型动态时钟和电压缩放(DCVS)方案

增强型动态时钟和电压缩放(DCVS)方案

摘要

在某些方面,一种用于频率缩放的方法包括确定多个处理器中是否仅子集是活动的,其中多个处理器共享一个或多个资源。该方法还包括如果确定仅多个处理器的子集是活动的、并且多个处理器的子集中的至少一个处理器的频率低于频率阈值,则增加该至少一个处理器的频率。例如,这可以被进行以增加一个或多个共享资源的空闲模式的持续时间并且实现包括多个处理器、一个或多个共享资源和/或其他功能块的系统的总体功率降低。

著录项

  • 公开/公告号CN108885486B

    专利类型发明专利

  • 公开/公告日2021-05-25

    原文格式PDF

  • 申请/专利权人 高通股份有限公司;

    申请/专利号CN201780022134.5

  • 发明设计人 朴熙俊;C·杜罗尤;

    申请日2017-02-24

  • 分类号G06F1/3234(20190101);G06F1/3203(20190101);G06F1/324(20190101);G06F1/3287(20190101);G06F1/329(20190101);

  • 代理机构11256 北京市金杜律师事务所;

  • 代理人王茂华

  • 地址 美国加利福尼亚州

  • 入库时间 2022-08-23 11:50:44

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号