基于FPGA的Black-Scholes期权定价模型加速电路

摘要

本实用新型公开了一种基于FPGA的Black‑Scholes期权定价模型加速电路，包括CPU系统和FPGA芯片。FPGA芯片包括第一、第二AXI互联矩阵、五个DMA输入模块、一DMA输出模块和BS核心运行模块。CPU系统的GP接口经第一AXI互联矩阵与各DMA输入模块、DMA输出模块的控制接口连接，CPU系统的ACP接口经第二AXI互联矩阵与各DMA输入模块的数据输入接口、DMA输出模块的数据输出接口连接，各DMA输入模块的数据输出接口分别与BS核心运行模块的相应参数输入接口连接，BS核心运行模块的结果输出接口与DMA输出模块的数据输入接口连接。本实用新型加快了Black‑Scholes模型的实现速度，耗时短，功耗低。