基于FPGA芯片实现的scan chain电路的测试系统及方法

摘要

本发明涉及一种基于FPGA芯片实现的scan chain电路的测试系统及方法，所述测试系统集成于FPGA芯片上，包括：数据解析单元、存储单元、时序发生单元、控制单元和结果输出单元；方法包括S1，将原始scan chain电路的激励信号和原始scan chain电路的预期输出信号进行数据解析和编码，编码后经过scan chain电路进行激励和存储，并对数据解析单元解析后scan chain电路的预期输出信号进行编码并存储；根据测试scan chain电路的时序波形对经过编码后的scan chain电路的激励信号进行采样，并将采样数据和存储的预期输出信号进行数据比对；输出结果。本发明实现了在小型FPGA平台上对scan chain电路的测试，实现方案价格便宜，测试速度快。