DC-DC转换器和DC-DC开关模式电源及其方法

摘要

本申请涉及DC‑DC转换器和DC‑DC开关模式电源及其方法。该方法包括驱动第一晶体管在导通时将第一电流传导到电感器中，以及驱动第二晶体管在导通时将第二电流传导到该电感器中。响应于该第一电流和该第二电流的副本而生成第一感测电流。响应于该第二电流和该第一电流的副本而生成第二感测电流。当该第一晶体管不导通时，响应于该第二电流的该副本而调整该第一感测电流。当该第二晶体管不导通时，响应于该第一电流的该副本而调整该第二感测电流。响应于该第一感测电流和该第二感测电流的总和而控制该第一晶体管和该第二晶体管的导通时间。

说明书

技术领域

本公开整体涉及DC-DC转换器和DC-DC开关模式电源及其方法，并且更具体地讲，涉及在广泛变化的负载条件下操作的DC-DC转换器。

背景技术

DC-DC转换器用于在各种电源应用中提供输出电压。DC-DC转换器的一种形式是开关模式电源，该开关模式电源通过借助储能元件(诸如电感器)切换电流来产生直流(DC)电压。开关的占空比被控制以将输出电压调节到期望的电平。此类DC-DC转换器的示例为使用高侧功率晶体管、低侧功率晶体管和电感器的降压转换器。降压转换器通常使用代表输出电压的反馈信号和代表通过功率晶体管的电流的电流感测信号来控制高侧功率晶体管和低侧功率晶体管的导通时间。它们可具有两个电流感测电路，一个用于感测通过高侧功率晶体管的电流，一个用于感测通过低侧功率晶体管的电流。为了防止功率晶体管中的击穿，这些降压转换器使用功率晶体管的导通时间之间的非重叠时间。

已知领域中DC-DC转换器中的问题是电流感测交错。发生电流感测交错的原因是，当一个电源开关处于接通状态时，用于处于断开状态的电源开关的电流传感器完全去偏置，并且由于电流传感器需要时间来达到其操作点而不能立即接通。由于总电流感测在高侧电流感测信号和低侧电流感测信号之间交替而不重叠，因此去偏置电流传感器到达其操作点的时间延迟引起电流感测交错。

发明内容

本申请要解决的技术问题是解决DC-DC转换器中的电流感测交错问题。

根据第一方面，提供了一种DC-DC转换器。该DC-DC转换器包括：第一功率晶体管，该第一功率晶体管用于在处于接通状态时将第一电流提供到电感负载中；第一感测电路，该第一感测电路耦接到第一功率晶体管，其中，第一感测电路提供从第一电流导出的第一感测电流；第二功率晶体管，该第二功率晶体管用于在处于接通状态时将第二电流提供到电感负载中；第二感测电路，该第二感测电路耦接到第二功率晶体管，其中，第二感测电路提供从第二电流导出的第二感测电流；和采样和保持电路，该采样和保持电路在第一功率晶体管处于断开状态时向第一感测电路提供代表第二感测电流的第一复制电流，并且在第二功率晶体管处于断开状态时向第二感测电路提供代表第一感测电流的第二复制电流，其中，DC-DC转换器响应于第一感测电流和第二感测电流的总和而控制第一功率晶体管和第二功率晶体管的接通时间。

根据第二方面，提供了一种DC-DC开关模式电源。该DC-DC开关模式电源包括：电感器，该电感器具有第一端子，以及用于提供输出电压的第二端子；输出电容器，该输出电容器具有耦接到电感器的第二端子的第一端子，以及耦接到电源端子的第二端子；和转换器，该转换器包括：第一功率晶体管，该第一功率晶体管用于在第一相期间将第一电流传导到电感器的第一端子中；第二功率晶体管，该第二功率晶体管用于在第二相期间将第二电流传导到电感器的第一端子中；第一电流感测电路，该第一电流感测电路用于响应于第一电流和第二电流的副本而提供第一感测电流；第二电流感测电路，该第二电流感测电路用于响应于第二电流和第一电流的副本而提供第二感测电流；和采样和保持电路，该采样和保持电路响应于第一感测电流，用于提供第一电流的副本，响应于第二感测电流，用于提供第二电流的副本，并且响应于第一感测电流和第二感测电流，用于提供代表第一感测电流和第二感测电流的总和的总感测电流，其中，转换器响应于总感测电流而控制第一功率晶体管和第二功率晶体管。

根据第三方面，提供了一种方法，该方法包括：驱动第一晶体管在导通时将第一电流传导到电感器中；驱动第二晶体管在导通时将第二电流传导到电感器中；响应于第二电流的副本和第一电流而生成第一感测电流；响应于第一电流的副本和第二电流而生成第二感测电流；当第一晶体管不导通时，响应于第二电流的副本而调整第一感测电流；当第二晶体管不导通时，响应于第一电流的副本而调整第二感测电流；以及响应于第一感测电流和第二感测电流的总和而控制第一晶体管和第二晶体管的接通时间。

本申请所实现的技术效果为：本申请中的各种实施方案为降压转换器提供改善的电流感测，还提供了高侧功率晶体管和低侧功率晶体管的改善的操作。

附图说明

通过参照附图可更好地理解本公开，并且本公开的多个特征和优点对于本领域的技术人员为显而易见的，在附图中：

图1以局部框图和局部示意图形式示出了根据本发明的一个实施方案的DC-DC开关模式电源；

图2以局部框图和局部示意图形式示出了根据本发明的一个实施方案的可用作图1的DC-DC转换器的DC-DC转换器；

图3以框图形式示出了根据本发明的另一个实施方案的可用作图1的DC-DC转换器的DC-DC转换器；

图4以局部框图和局部示意图形式示出了可用作图2的高侧电流传感器的高侧电流传感器；

图5以局部框图和局部示意图形式示出了可用作图2的低侧电流传感器的低侧电流传感器；

图6以局部框图和局部示意图形式示出了可用作图2的采样和保持电路的采样和保持电路；

图7示出了可用于理解图2的DC-DC转换器的操作的时序图；

图8示出了时序图，该时序图示出了现有技术中已知的DC-DC转换器的电流信号，该DC-DC转换器不实现如本文所公开的不间断电流感测；并且

图9示出了示出图2的DC-DC转换器的操作的时序图。

在不同附图中使用相同的参考符号来指示相同或类似的元件。除非另有说明，否则字词“耦接”以及其相关联的动词形式包括直接连接以及通过本领域已知的方式的间接电连接两者；并且除非另有说明，否则对直接连接的任一描述也暗示使用合适形式的间接电连接的替代实施方案。

具体实施方式

图1以局部框图和局部示意图形式示出了根据本发明的一个实施方案的DC-DC开关模式电源100。DC-DC开关模式电源100为降压转换器，该降压转换器使用不间断电流感测来改善性能。DC-DC开关模式电源100通常包括输入电路110、DC-DC转换器120、输出电路130、反馈电路140、供给电路150和编程电路160。

输入电路110包括电容器111和112。电容器111具有用于从DC电源(图1中未示出)接收标记为“V

DC-DC转换器120为控制DC-DC开关模式电源100的操作的集成电路。DC-DC转换器120具有标记为“VCC”、“PVCC”、“VIN”、“PVIN”、“SW”、“FB”、“PGND”、“AGND”、“FREQ”、“SOFTSTART”、“PGOOD”和“EN”的一组端子。PVCC端子被连接以从外部源(图1中未示出)接收标记为“V

输出电路130包括电感器131和输出电容器132。电感器131具有连接到DC-DC转换器120的SW端子的第一端子，以及用于向负载(在图1中未示出)提供被标记为“V

反馈电路140包括电阻器141、142和143。电阻器141具有连接到电感器131的第二端子的第一端子，以及第二端子。电阻器142具有连接到电阻器141的第二端子的第一端子，以及连接到模拟接地的第二端子。电阻器143具有连接到电阻器141的第二端子的第一端子，以及连接到DC-DC转换器120的FB端子的第二端子。

供给电路150包括电容器151、电阻器152和电容器153。电容器151具有连接到DC-DC转换器120的VCC端子的第一端子，以及连接到主接地的第二端子。电阻器152具有连接到电容器151的第一端子的第一端子，以及连接到DC-DC转换器120的PVCC端子的第二端子。电容器153具有连接到电阻器152的第二端子的第一端子，以及连接到模拟接地的第二端子。

编程电路160包括电容器161和电阻器162。电容器161具有连接到DC-DC转换器120的SOFT START端子的第一端子，以及连接到模拟接地的第二端子。电阻器162具有连接到DC-DC转换器120的FREQ端子的第一端子，以及连接到模拟接地的第二端子。

输入电路110使DC-DC开关模式电源100的输入端处的V

反馈电路140向DC-DC转换器120的FB端子提供代表按比例缩小的V

图2以局部框图和局部示意图形式示出了根据本发明的一个实施方案的可用作图1的DC-DC转换器120的DC-DC转换器200。在一些实施方式中，DC-DC转换器200是在单个半导体芯片上制造的单片式转换器。DC-DC转换器200通常包括多组外部端子210和220、内部调节器230、使能电路240、反馈电路和控制逻辑块250、高侧电路260、低侧电路270和电流感测电路280。

外部端子210和220包括VIN端子211、PVCC端子212、VCC端子213、EN端子214、SS端子215、FB端子216、FREQ端子217、PGOOD端子218、AGND端子219、PVIN端子221、SW端子222和PGND端子223。

内部调节器230具有连接到VCC端子213的输入端，以及用于提供内部电压的输出端。

使能电路240包括二极管241、放大器242和使能逻辑243。二极管241是齐纳二极管(Zener diode)，其具有连接到AGND端子219的阳极，以及连接到EN端子214的阴极。放大器242具有输出端以及连接到EN端子214的输入端。使能逻辑243具有连接到放大器242的输出端的输入端，以及用于供给使能信号的输出端。

反馈电路和控制逻辑250具有连接到VIN端子211的第一输入端、连接到内部调节器230的输出端的第二输入端、连接到使能逻辑243的输出端的第三输入端、连接到SS端子215的第四输入端、连接到FB端子216的第五输入端、连接到FREQ端子217的第六输入端、用于接收标记为“I

高侧电路260包括高侧栅极驱动器261和高侧功率晶体管262。高侧栅极驱动器261具有连接到反馈电路和控制逻辑250的第二输出端的输入端，以及用于供给高侧驱动信号的输出端。高侧功率晶体管262是p沟道金属氧化物半导体场效应晶体管(MOSFET)，该MOSFET具有连接到PVIN端子221的源极、连接到SW端子222的漏极，以及连接到高侧栅极驱动器261的输出端的栅极。

低侧电路270包括低侧栅极驱动器271和低侧功率晶体管272。低侧栅极驱动器271具有连接到反馈电路和控制逻辑块250的第三输出端的输入端，以及用于供给低侧驱动信号的输出端。低侧功率晶体管272是n沟道MOSFET，该n沟道MOSFET具有连接到SW端子222的漏极、连接到PGND端子223的源极，以及连接到低侧栅极驱动器271的输出端的栅极。

电流感测电路280包括高侧电流传感器281、低侧电流传感器282以及采样和保持电路283。高侧电流传感器281具有连接到高侧功率晶体管262的源极的第一输入端、连接到高侧栅极驱动器261的输出端的第二输入端、连接到高侧功率晶体管262的漏极的第三输入端、第四输入端，以及用于供给标记为“I

在操作中，DC-DC转换器200是作为转换器操作的集成电路，该转换器适合用作图1的DC-DC转换器120，但通过实现被称为“不间断电流感测”的新特征来改善电源100的性能。通过使用不间断电流感测，DC-DC转换器200避免了由具有高侧开关和低侧开关的转换器中的非重叠期引起的电流感测信号的不连续性。内部调节器230接收供给电压并且向内部电路供给内部电源电压“V

反馈电路和控制逻辑块250接收来自图1的反馈电路140的反馈信号和I

然而，与使用电流感测来控制高侧晶体管和低侧晶体管的已知DC-DC降压转换器不同，DC-DC转换器210实现被称为“不间断电流感测”的特征以避免在非重叠期期间的不连续性。高侧电流传感器281感测通过高侧功率晶体管262，并且向采样和保持电路283提供I

图3以框图形式示出了根据本发明的另一个实施方案的可用作图1的DC-DC转换器120的DC-DC转换器300。DC-DC转换器300是类似于图2的DC-DC转换器200操作的多芯片模块，但具有下文所述的一些差异。虽然图3示出了FB端子216、PVIN端子221、SW端子222和PGND端子223，但DC-DC转换器300包括用于图2的DC-DC转换器200中的那些附加端子(未示出)。DC-DC转换器300通常包括控制器310、高侧电路320和低侧电路330。控制器310具有连接到FB端子216的输入端、第一组端子和第二组端子。高侧电路320具有连接到PVIN端子221的第一端子、连接到SW端子222的第二端子，以及连接到控制器310的第一组端子的一组端子。低侧电路330具有连接到SW端子222的第一端子、连接到PGND端子223的第二端子，以及连接到控制器310的第二组端子的一组端子。

当用于图1的DC-DC开关模式电源100中时，DC-DC转换器300类似于图2的DC-DC转换器200操作，不同之处在于以下差异。控制器310在第一集成半导体芯片上包括与内部调节器230、使能电路240、反馈电路和控制逻辑250、高侧栅极驱动器261、低侧栅极驱动器271以及采样和保持电路283类似的电路。高侧电路320在第二集成半导体芯片上包括对应于高侧功率晶体管262和高侧电流传感器281的电路元件。低侧电路330在第三集成半导体芯片上包括对应于低侧功率晶体管272和低侧电流传感器282的电路元件。

图4以局部框图和局部示意图形式示出了可用作图2的高侧电流传感器281的高侧电流传感器400。高侧电流传感器400通常包括第一感测晶体管421、第二感测晶体管422、第三感测晶体管423、反相器430、电流镜电路440和电流源450。第一感测晶体管421是p沟道MOSFET，该p沟道MOSFET具有连接到图2的高侧功率晶体管262的源极的源极，漏极，以及连接到电源接地的栅极。第二感测晶体管422是p沟道MOSFET，该p沟道MOSFET具有连接到图2的高侧功率晶体管262的漏极的源极，漏极，以及用于接收高侧驱动信号(这里标记为“HS驱动”)的栅极。第三感测晶体管423是p沟道MOSFET，该p沟道MOSFET具有连接到图2的高侧功率晶体管262的源极的源极、连接到第二感测晶体管422的漏极的漏极，以及栅极。反相器430具有用于接收HS驱动信号的输入端，以及连接到第三感测晶体管423的栅极的输出端，该输出端用于提供反相高侧驱动信号。

电流镜电路440包括第一镜像晶体管441、第二镜像晶体管442、第一电流源443、第二电流源444和输出晶体管445。第一镜像晶体管441是p沟道MOSFET，该p沟道MOSFET具有连接到第一感测晶体管421的漏极的源极，漏极，以及连接到第一镜像晶体管441的漏极的栅极。第二镜像晶体管442是p沟道MOSFET，该p沟道MOSFET具有连接到第二感测晶体管422的漏极的源极，漏极，以及连接到第一镜像晶体管441的栅极的栅极。第一电流源443具有连接到第一镜像晶体管441的漏极的第一端子，以及第二端子。第二电流源444具有连接到第二镜像晶体管442的漏极的第一端子，以及连接到第一电流源443的第二端子的第二端子。输出晶体管445是p沟道MOSFET，该p沟道MOSFET具有连接到第一感测晶体管421的漏极的源极、用于提供I

在操作中，高侧电流传感器400帮助DC-DC转换器210执行不间断的电流感测，并且作为适合用作图2的高侧电流传感器281的电流传感器操作。当高侧功率晶体管262导通时，第一感测晶体管421、第二感测晶体管422和电流镜电路440生成作为代表流过高侧功率晶体管262的电流的感测电流的I

图5以局部框图和局部示意图形式示出了可用作图2的低侧电流传感器282的低侧电流传感器500。低侧电流传感器500通常包括第一感测晶体管521、第二感测晶体管522、第三感测晶体管523、反相器530、电流镜电路540和电流源550。第一感测晶体管521是n沟道MOSFET，该n沟道MOSFET具有连接到图2的低侧功率晶体管272的源极的源极，漏极，以及用于接收V

电流镜电路540包括第一镜像晶体管541、第二镜像晶体管542、第一电流源543、第二电流源544和输出晶体管545。第一镜像晶体管541是n沟道MOSFET，该n沟道MOSFET具有连接到第一感测晶体管521的漏极的源极，漏极，以及连接到第一镜像晶体管541的漏极的栅极。第二镜像晶体管542是n沟道MOSFET，该n沟道MOSFET具有连接到第二感测晶体管522的漏极的源极，漏极，以及连接到第一镜像晶体管541的栅极的栅极。第一电流源543具有连接到第一镜像晶体管541的漏极的第一端子，以及第二端子。第二电流源544具有连接到第二镜像晶体管542的漏极的第一端子，以及连接到第一电流源543的第二端子的第二端子。输出晶体管545是n沟道MOSFET，该n沟道MOSFET具有连接到第一感测晶体管521的漏极的源极、用于提供I

在操作中，低侧电流传感器500还有助于DC-DC转换器210执行不间断的电流感测，并且作为适合用作图2的低侧电流传感器282的电流传感器操作。当低侧功率晶体管272导通时，第一感测晶体管521、第二感测晶体管522和电流镜电路540生成作为代表流过低侧功率晶体管272的电流的感测电流的I

图6以局部框图和局部示意图形式示出了可用作图2的采样和保持电路283的采样和保持电路600。采样和保持电路600通常包括高侧电流镜输入电路610、低侧电流镜输入电路620、中间电路630、输出电路640、第一通过电路650和第二通过电路660。

高侧电流镜输入电路610包括镜像晶体管611、电阻器612和开关613。镜像晶体管611是p沟道MOSFET，该p沟道MOSFET具有用于接收I

低侧电流镜输入电路620包括镜像晶体管621、电阻器622和开关623。镜像晶体管621是p沟道MOSFET，该p沟道MOSFET具有用于接收I

中间电路630包括电容器631、晶体管632和电阻器633。电容器631具有用于接收V

输出电路640包括输出镜晶体管641和电阻器643。输出镜晶体管641具有用于提供I

第一通过电路650包括第一晶体管651、第二晶体管652和反相器653。第一晶体管651是n沟道MOSFET，该n沟道MOSFET具有连接到晶体管632的漏极的漏极、用于提供I

第二通过电路660包括第一晶体管661、第二晶体管662和反相器663。第一晶体管661是n沟道MOSFET，该n沟道MOSFET具有连接到晶体管632的漏极的漏极、用于提供I

在操作中，采样和保持电路600作为适合用作图2的采样和保持电路283的电路操作。当HS驱动为高时，镜像晶体管611、开关613和输出镜像晶体管641形成电流镜，以用于响应于I

当HS驱动变低时，第二相开始于第二非重叠期。在第二非重叠期期间，电容器631上的电压驱动输出镜晶体管641以维持I

当LS驱动变高时，镜像晶体管621、开关623和输出镜像晶体管641形成电流镜，以用于响应于I

图7示出了时序图700，该时序图示出了可用于理解图2的DC-DC转换器200的操作的信号。在时序图700中，水平轴线表示以μs计的时间并且竖直轴线表示以伏计的数字信号的振幅。时序图700包括描绘HS驱动的波形701和描绘LS驱动的波形702。波形701和702具有两个电平，即逻辑高(高电压振幅)和逻辑低(低电压振幅)。水平轴线被分成高侧导通期(标记为Φ

图7中所示的操作开始于在第一非重叠期期间波形701和波形702两者均为低时。当波形701变高并且Φ

图8示出了时序图800，该时序图示出了现有技术中已知的DC-DC转换器的电流信号，该DC-DC转换器不实现如本文所公开的不间断电流感测。水平轴线表示以μs计的时间并且竖直轴线表示以安培(amps)计的电流信号的振幅。时序图800包括描绘电感器电流的波形801、描绘高侧感测电流的波形802、描绘低侧感测电流的波形803以及示出总感测电流的波形804。当功率晶体管断开时，晶体管和相关的电流传感器可变为去偏置的，并且在晶体管接通时可能难以到达适当的操作点。电流传感器可能需要时间来达到适当的操作点，如波形802和803中的交错斜率所示。该延迟引起由波形804中的下降表示的总电流感测输出的不连续性，这可影响功率晶体管的控制和转换器的效率。

图9示出了根据本发明的一个实施方案的时序图900。在时序图900中，水平轴线表示以μs计的时间，并且竖直轴线表示以安培(amps)计的各个电流信号的量值。时序图900包括表示电感器电流的波形901、表示I

图9中所示的操作遵循图8的时序图800的操作，不同之处在于时序图900表示具有不间断电流感测的DC-DC转换器(诸如图2的DC-DC转换器200)的操作。在Φ

因此，已经描述了DC-DC转换器、DC-DC控制器和对应方法的各种实施方案。各种实施方案为降压转换器提供改善的电流感测。它们还提供了高侧功率晶体管和低侧功率晶体管的改善的操作。

上文所公开的主题应被视为示例性的而非限制性的，并且所附权利要求书旨在涵盖落在权利要求书的真实范围内的所有此类修改、增强和其他实施方案。例如，DC-DC转换器所支持的特定相的长度可在不同的实施方案中变化。此外，上述电流复制方法可用于不同的开关模式电源转换器架构中。例如，电流传感器和/或采样和保持电路的各种实施方案可用于升降压转换器和其他同步开关转换器两者中的改善的电流感测。

在一种形式中，提供DC-DC转换器。根据该DC-DC转换器的一个方面，采样和保持电路包括第一电流镜、第二电流镜、第一开关、第二开关、感测输出晶体管和电容器。第一电流镜输入电路具有用于接收第一感测电流的第一端子，第二端子，参考电压端子，以及用于提供第一感测电压的第三端子。第二电流镜输入电路具有用于接收第二感测电流的第一端子、耦接到该参考电压端子的第二端子，以及用于提供第二感测电压的第三端子。该第一开关具有耦接到该第一电流镜输入电路的该第三端子的第一端子，第二端子，以及控制输入端，该控制输入端用于在第一功率晶体管处于接通状态时接收高驱动信号。该第二开关具有耦接到该第二电流镜输入电路的该第三端子的第一端子、耦接到该第一开关的该第二端子的第二端子，以及控制输入端，该控制输入端用于在第二功率晶体管处于接通状态时接收低驱动信号。该感测输出晶体管具有耦接到该参考电压端子的第一电流电极、耦接到该第一开关和该第二开关的第二端子的控制电极，以及用于提供总感测电流的第二电流电极，其中该总感测电流表示该第一感测电流和该第二感测电流的总和。该电容器具有耦接到该参考电压端子的第一端子以及耦接到该感测输出晶体管的该控制电极的第二端子，其中该电容器在该第一功率晶体管和该第二功率晶体管两者均处于断开状态时的非重叠期期间驱动该感测输出晶体管。

根据该方面，该采样和保持电路进一步包括复制电路，该复制电路包括感测复制晶体管、第一开关和第二开关。该感测复制晶体管具有耦接到该参考电压端子的第一电流电极、耦接到该感测输出晶体管的该控制电极的控制电极，以及第二电流电极。该第一开关具有耦接到该感测复制晶体管的该第二电流电极的第一端子、耦接到该第二感测电路的第二端子，以及用于接收高驱动信号的控制输入端。该第二开关具有耦接到该感测复制晶体管的该第二电流电极的第一端子、耦接到该第一感测电路的第二端子，以及用于接收低驱动信号的控制输入端。该复制电路响应于该高驱动信号和该第一感测电压而提供第二复制电流，并且响应于该低驱动信号和该第二感测电压而提供第一复制电流。

根据另一方面，该第一功率晶体管和该第二功率晶体管、该第一感测电路和该第二感测电路以及该采样和保持电路集成在同一半导体管芯上。

根据又一方面，根据权利要求1所述的DC-DC转换器进一步包括多芯片模块，该多芯片模块包封该第一功率晶体管和该第二功率晶体管、该第一感测电路和该第二感测电路，以及该采样和保持电路。

在另一种形式中，提供了DC-DC开关模式电源。根据一个方面，每个电流感测电路包括第一感测晶体管，该第一感测晶体管具有耦接到相应功率晶体管的第一电流电极的第一电流电极，第二电流电极，以及耦接到相应电源端子的控制电极；第二感测晶体管，该第二感测晶体管具有耦接到相应功率晶体管的第二电流电极的第一电流电极，第二电流电极，以及用于接收驱动信号的控制电极；以及第三感测晶体管，该第三感测晶体管具有耦接到该第一感测晶体管的该第一电流电极的第一电极，耦接到该第二感测晶体管的该第二电流电极的第二电流电极，以及用于接收反向驱动信号的控制电极。第一感测晶体管。

根据该方面，当相应的功率晶体管不导通时，该第一感测晶体管和该第三感测晶体管可形成参考电路，其中当该相应的功率晶体管不导通时，该参考电路接收相应的复制电流。

根据另一方面，该采样和保持电路包括第一电流镜输入电路，该第一电流镜输入电路用于在第一相期间响应于该第一感测电流而提供第一感测电压；第二电流镜输入电路，该第二电流镜输入电路用于在第二相期间响应于该第二感测电流而提供第二感测电压；感测输出晶体管，该感测输出晶体管用于响应于在该第一相期间的该第一感测电压以及在该第二相期间的该第二感测电压而提供总感测电流；感测复制晶体管，该感测复制晶体管用于提供在该第一相期间的该第一电流的副本以及在该第二相期间的该第二电流的副本；以及电容器，该电容器用于响应于该第一感测电压和该第二感测电压而对保持电压充电，其中当该第一功率晶体管和该第二功率晶体管两者均处于断开状态时，该电容器在第三相期间驱动该感测输出晶体管。

根据该方面，该采样和保持电路可进一步包括第一开关，该第一开关用于在该第一相期间将该感测复制晶体管耦接到第二电流感测电路；和第二开关，该第二开关用于在该第二相期间将该感测复制晶体管耦接到第一电流感测电路。

同样根据该方面，该采样和保持电路可进一步包括第一开关，该第一开关用于在该第一相期间将该第一电流镜输入电路选择性地耦接到该感测输出晶体管和该感测复制晶体管；和第二开关，该第二开关用于在该第二相期间将该第二电流镜输入电路选择性地耦接到该感测输出晶体管和该感测复制晶体管。

根据又一方面，该采样和保持电路可包括第一电流镜输入电路，该第一电流镜输入电路具有用于接收该第一感测电流的第一端子，第二端子，参考电压端子，以及用于提供第一感测电压的第三端子；第二电流镜输入电路，该第二电流镜输入电路具有用于接收该第二感测电流的第一端子、耦接到参考电压端子的第二端子，以及用于提供第二感测电压的第三端子；第一开关，该第一开关具有耦接到该第一电流镜输入电路的该第三端子的第一端子，第二端子，以及用于在该第一相期间接收高驱动信号的控制输入端；第二开关，该第二开关具有耦接到该第二电流镜输入电路的该第三端子的第一端子、耦接到该第一开关的该第二端子的第二端子，以及用于在该第二相期间接收低驱动信号的控制输入端；感测输出晶体管，该感测输出晶体管具有耦接到该参考电压端子的第一电流电极、耦接到该第一开关和该第二开关的第二端子的控制电极，以及用于提供总感测电流的第二电流电极；和电容器，该电容器具有耦接到该参考电压端子的第一端子和耦接到该感测输出晶体管的该控制电极的第二端子，其中当该第一功率晶体管和该第二功率晶体管两者均处于断开状态时，该电容器在第三相期间驱动该感测输出晶体管。

根据该方面，该采样和保持电路可进一步包括复制电路，该复制电路包括感测复制晶体管，该感测复制晶体管具有耦接到该参考电压端子的第一电流电极、耦接到该感测输出晶体管的该控制电极的控制电极，以及第二电流电极；第一开关，该第一开关具有耦接到该感测复制晶体管的该第二电流电极的第一端子、耦接到该第二电流感测电路的第二端子，以及用于接收高驱动信号的控制输入端；和第二开关，该第二开关具有耦接到该感测复制晶体管的该第二电流电极的第一端子、耦接到该第一电流感测电路的第二端子，以及用于接收低驱动信号的控制输入端，其中该复制电路响应于该高驱动信号和该第一感测电压而提供该第一电流的该副本，并且响应于该低驱动信号和该第二感测电压而提供该第二电流的该副本。

根据再一方面，该第一电流感测电路、该第二电流感测电路、该采样和保持电路、该第一功率晶体管和该第二功率晶体管集成在单个半导体芯片上。

根据又一方面，该DC-DC转换器进一步包括多芯片模块，该多芯片模块包封该第一电流感测电路、该第二电流感测电路、该采样和保持电路、该第一功率晶体管和该第二功率晶体管。

在另一种形式中，提供了一种方法。根据一个方面，调整该第一感测电流进一步包括对与该第二电流成比例的第一电压进行采样和保持，以及响应于该第一电压而形成该第二感测电流的该副本。

根据另一方面，调整该第二感测电流进一步包括对与该第一电流成比例的第二电压进行采样和保持，以及响应于该第二电压而形成该第一感测电流的该副本。

根据又一方面，控制接通时间进一步包括响应于该第二感测电流而生成保持电压，其中该保持电压在第一非重叠期期间供给该第一感测电流和该第二感测电流的总和。

根据再一方面，控制接通时间进一步包括响应于该第一感测电流而生成保持电压，其中该保持电压在第二非重叠期期间供给该第一感测电流和该第二感测电流的总和。

因而，在法律允许的最大程度上，本发明的范围应该由以下权利要求书及其等同形式所容许的最宽泛解释来确定，并且不应受到前述详细说明的限制。