一种NOR闪存及其参考电流比较电路

摘要

本发明公开一种NOR闪存及其参考电流比较电路，该参考电流比较电路包括：参考电流生成电路，该参考电流生成电路包括浮栅晶体管(R0，R1，……，Rn)，浮栅晶体管(R0，R1，……，Rn)的漏极与位线(BL0，BL1，……，BLn)连接，浮栅晶体管(R0，R1，……，Rn)的源极连接到源线；多路选择器，多路选择器的输入端与浮栅晶体管Ri的源极和存储单元Ci的源极连接；多路选择器的地址端用于控制存储单元Ci和浮栅晶体管Ri被选择；比较器，其中比较器的输入端分别与多路选择器的输出端连接；其中0≤i≤n，n为正整数。本发明能够消除源端串联电阻的影响，提高提高闪存读取的精度、速度和可靠性。

说明书

技术领域

本发明涉及，尤其涉及一种NOR闪存及其参考电流比较电路。

背景技术

闪存是一种非易失性存储器，可以用作移动设备的存储单元。越来越多的桌面计算机也用闪存作为系统盘，以加快计算机的启动速度。

闪存的存储单元由浮栅晶体管构成，其与一般的晶体管的区别在于增加了一个浮栅层和一个绝缘层，其通过电荷存储的信息。为了将电荷置入浮栅层，可以在带负电的源极和带正电的控制栅极之间施加电场，将来自源极的电子遂穿过绝缘层并到达浮栅层。此外，可以在控制栅极施加负电压而在源极和漏极上施加正电压，可以使浮栅层得电子遂穿绝缘层并进入源极和栅极之间的沟道。

NOR闪存的存储单元可以存储1个比特、2个比特或者3个比特，在存储多个比特时，可以通过施加的电压不同，从而控制进入浮栅层的电荷，通过电荷多少来表征当前存储的信息。NOR闪存所存储的比特只能从1变为0，而不能从0变为1，可以通过擦除操作将闪存的存储单元置1。

现有的NOR闪存的结构如图2所示，其具有矩阵结构，存储单元通过字线WL0-WL31和位线BL0-BL31进行选择，字线和位线可以通过地址译码器译码得到。存储单元的源极都接到源线(Source Li ne，SL)，源线可以接地。

在数据读出的过程中，通过字线和位线选择存储单元，通过检测各个存储单元中的电流并与参考电流比较，从而确定被选中的存储单元存储的信息；现有技术中，参考电流固定。

在共源设计的版图中，同一个字线对应的若干浮栅晶体管对应的源端串联电阻不同，从而影响了读取电流，导致读取的电流信息不精确，影响对存储信息的判断。

发明内容

有鉴于此，本发明提供一种NOR闪存的参考电流比较电路，该电路包括参考电流生成电路，该参考电流生成电路包括浮栅晶体管R0，R1，……，Rn，浮栅晶体管R0，R1，……，Rn的漏极与位线BL0，BL1，……，BLn连接，浮栅晶体管R0，R1，……，Rn的源极连接到源线；

多路选择器，多路选择器的输入端与浮栅晶体管Ri的源极和存储单元Ci的源极连接；多路选择器的地址端用于控制存储单元Ci和浮栅晶体管Ri被选择；

比较器，其中比较器的输入端分别与多路选择器的输出端连接；其中0≤i≤n，n为正整数。

优选地，n＝7、15、31或63。

优选地，所述存储单元存储1个比特。

优选地，所述存储单元存储2个比特或者3个比特。

优选地，该参考电流比较电路还包括电压选择器，电压选择器的输入端与电压连接，电压选择器的地址端接入轮询地址；该电压选择器的输出端与浮栅晶体管R0，R1，……，Rn的栅极连接。

本申请提供了一种NOR闪存，其特征在于，该NOR闪存包括所述的参考电流比较电路。

本申请实施例能够消除源端串联电阻的影响，提高提高闪存读取的精度、速度和可靠性。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是现有技术中浮栅晶体管结构示意图；

图2是NOR闪存结构示意图；

图3是本申请实施例提供的参考电流比较电路示意图。

具体实施方式

如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。说明书后续描述为实施本发明的较佳实施方式，然所述描述乃以说明本发明的一般原则为目的，并非用以限定本发明的范围。本发明的保护范围当视所附权利要求所界定者为准。

为了便于说明，本申请以32×32存储单元的存储区域进行说明，位线的数量也可以为8、16、64等。如图3所示(图3中仅示出WL0和WL1对应的存储单元，其他未示出)，为了在读取的过程中，保持读取电流的精确性，可以根据存储单元的版图设计对应的参考电流生成电路版图，二者的版图基本上一致。对于每个存储单元存储1比特的闪存而言，可以将参考电压设置为字线对应的高电压，对于每个存储单元存储2比特或者3比特的闪存而言，可以设置多个参考电压值。

如图3所示，可以通过双路32选1的多路选择器，选择被选中的存储单元Ci的源极(本申请中也称为选择被选中的存储单元Ci)，同时选择参考电流生成电路中对应的浮栅晶体管Ri的源极(本申请中也称为选择参考电流生成电路中对应的浮栅晶体管Ri)，存储单元Ci和浮栅晶体管Ri距离源线SL接地点所间隔的浮栅晶体管的数量相同。多路选择器的地址输入端可以输入选中存储单元Ci的地址，通过译码设计，可以实现对存储单元Ci源极和浮栅晶体管Ri源极的选择(本申请中，也称为存储单元Ci和浮栅晶体管Ri的选择)，从而将存储单元Ci源极和浮栅晶体管Ri源极分别连接到比较器，该比较器可以是电压比较器。通过比较存储单元Ci源极对应的电压和浮栅晶体管Ri源极对应的电压来确定存储单元Ci存储的信息，例如1或者0。上文中，i为0-31中的任意一个数。对于地址译码器的实现，可以使用与存储单元中选择位线的地址译码器相同的技术方案。优选地，地址译码器可以使用两组4线-16线译码器，从而可以实现对于32个位线的选择控制。进一步地，对于每个4线-16线译码器，还可以使用两级2线-4线译码器来实现。

浮栅晶体管的栅极可以接电压VDD，该VDD可以是位线对应的高电平。

在存储单元可以存储2个比特时，优选地，可以通过多路选择器为Vref提供4个不同的参考电压值，通过比较存储单元Ci源极对应的电压和浮栅晶体管Ri源极对应的不同电压来确定存储单元Ci存储的信息为00、01、10、或11。该多路选择器的控制端可以为2位的地址线，通过轮询预先存储的地址，即00、01、10、11，从而实现对不同电压值的选择，将不同电压值作为参考电流生成电路中浮栅晶体管栅极的电压。

同理，在存储单元可以存储3个比特时，可以使用8选1的多路选择器，该多路选择器可以具有3位的地址线。

本领域内的技术人员应明白，本发明的实施例可提供为方法、装置、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、RD-ROC、光学存储器等)上实施的计算机程序产品的形式。

上述说明示出并描述了本发明的若干具体实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。