可变速率模数AD高速采样电路

摘要

本发明公开的一种可变速率模数AD高速采样电路，涉及高速数传接收机等领域。本发明通过下述技术方案实现：在两个双通道高速AD芯片之间相连时钟分配器和顺次通过时钟分配器串联的比较器、变压器、滤波器和DDS芯片，双通道高速模数AD芯片在时钟的上升沿完成采样，采用直接二进制码输出12位的转换数据信号，将输出的模数转换结果的I/Q基带信号输出至FPGA，FPGA根据需求实时将频率字控制写信号更新后送入DDS芯片，产生相位连续可变的参考时钟，时钟分配器将数字时钟转换为多路时钟提供给双通道高速AD芯片，对模拟信号进行采样，经D/A转换成4路数字基带信号IA、IB、QA、QB，并将采样数据送入FPGA进行解调。