一种低漏源通态电阻的UMOS器件结构及制备方法

摘要

本发明涉及一种低漏源通态电阻的UMOS器件结构及制备方法，该结构包括：P+型衬底；设置于所述P+型衬底表面的外延层；设置于所述外延层表面N型体区；设置于所述N型体区表面P+型源区；贯穿所述P+型源区和N型体区且位于外延层内的沟槽；对沟槽的底部进行P型杂质二次掺杂，掺杂区域位于外延层内；设置于沟槽底部及侧壁的栅氧化层；设置于栅氧化层表面且填充所述沟槽的栅极多晶硅。本发明可在传统UMOS结构基础上，降低漏源通态电阻超过10％。本发明工艺简单易行，实施度高，且新的UMOS结构清楚简单，稳定可靠，易实现，具有高度的产业利用价值。