一种基于代理的合成孔径雷达惯导数据输入方法及惯导数据输入代理模块

摘要

本发明公开了一种基于代理的合成孔径雷达惯导数据输入方法及惯导数据输入代理模块，该方法采用基于代理的技术，将惯导数据输入的状态、DSP端接口的操作行为和状态、应用级惯导数据缓冲的读写两端的冲突监测及管理等都做为代理监测和管理的对象，监测串口数据并将串口按照惯导帧进行成帧处理，在帧处理过程中采用状态驱动的方式，自主监测DSP端口的行为并根据其状态将惯导数据按照完帧协议提供给DSP，惯导数据输入代理模块包括串口监测串并转换模块、自适应成帧模块、代理管理模块以及信号处理RAM接口模块。本发明不但具备高效率、低系统耦合度及更加简洁的特点，而且还可减少数据堵塞的可能性，实现差速处理，有利于减少时钟源，提高可靠性。

说明书

技术领域：

本发明涉及一种基于代理的合成孔径雷达惯导数据输入方法及惯导数据输入代理模块， 它采用基于代理的设计代替高性能处理器完成接收惯导数据形成应用级帧协议，使信号处理 器专注于处理高性能计算。

背景技术：

SAR(Synthetic Aperture Radar，合成孔径雷达)是一种高分辨力的成像雷达，通过雷达 在飞行载体上的运动形成虚拟等效长天线，获得高方位分辨率的雷达图像。飞机直线运动合 成有效长天线是形成合成孔径原理，也是合成孔径雷达的问题所在。在飞行过程中，飞机的 运动误差会导致波束指向不稳、非均匀采样等问题，从而影响成像质量。

合成孔径雷达运动误差实时运动补偿就是利用飞机上的惯性导航设备和运动传感器测出 飞机的姿态和速度变化，对雷达参数进行实时调整。根据飞机姿态变化调整天线波束指向、 整脉冲重复频率，从而消除波束指向不稳、非均匀采样等问题。通过将飞行过程中的运动信 息记录下来作为信号处理运动补偿的输入。

惯性导航，利用惯性元件(加速度计)来测量运载体本身的加速度，经过积分和运算得 到速度和位置，从而达到对载体导航定位的目的。

雷达信号处理机通常是采用高性能处理器如TigerSharc系列的TS101或者TS201，其特 点是工作主频高、专注于高性能的处理，通常没有串口等低速设备接口。惯性导航数据接口 往往采用低速的串口连接，数据率较低。传统的串口数据输入处理器采用收到一个字节就中 断的方式，经常打断处理器的处理过程。对于TS101、TS201等DSP处理器，反复的中断会降 低处理器的处理性能，而且中断过于频繁会降低系统的可靠性。标准串口模块通常采用串口 波特率的十六倍时钟，且只供串口使用。信号处理装置的时钟通常采用较高频率的时钟，为 串口波特率的一两百倍。为了降时钟数量、提高同步设计，采用信号处理的同步时钟完成串 口的数据的接收。

发明内容：

本发明要解决的技术问题是，提供一种不但具备高效率、低系统耦合度及更加简洁的特 点，而且还可减少数据堵塞的可能性，实现差速处理，有利于减少时钟源，提高可靠性的基 于代理的合成孔径雷达惯导数据输入方法。

为此，本发明还提供一种用于基于代理的合成孔径雷达惯导数据输入方法中的惯导数据 输入代理模块。

本发明的技术解决方案是，提供一种包括以下顺序步骤的基于代理的合成孔径雷达惯导 数据输入方法：

步骤一、采用高频同步时钟，监测串口数据，实现串并转换；

步骤二：在现场可编程逻辑电路FPGA中开辟两块双口RAM，且每块双口RAM容量超过惯 导帧长度，用于乒乓传输避免数据堵塞；

步骤三：使用自适应成帧模块判断转换后的并行数据是否符合惯导协议的帧头，如果满 足则按协议形成完整的惯导帧写入双口RAM缓冲；

步骤四：自适应成帧模块判断接收一个完整的惯导帧，形成一个帧准备好标志，并将写 双口RAM缓冲使能切换到乒乓双口RAM的另一块；

步骤五：使用信号处理RAM接口模块将惯导帧数据虚拟成DSP的外部存储器，并监测DSP 读写惯导帧的状态，若为空闲态就将最新惯导帧数据映射到DSP的外部寻址空间，并且标志 数据为新数据；

步骤六：DSP需要输入惯导数据时查看数据是否为新标志，如果为新标志就将数据取走；

步骤七：信号处理RAM接口监测到DSP读完标志为新的数据时，将新标志清除。

本发明所述的一种基于代理的合成孔径雷达惯导数据输入方法，其中，基于代理的合成 孔径雷达惯导数据输入方法是在FPGA中具体设计实现，FPGA操作流程包含串口数据形成惯 导帧流程、DSP接口监测流程和帧数据管理流程，FPGA中各个模块都是并行工作，且相互之 间通过事件信号通讯，采用事件触发的方式驱动操作，串口数据形成惯导帧流程是当串并转 换数据有效时，判断字头是否为惯导帧头，直到找到惯导帧头后，将双口RAM的地址置成0， 后续判断串并转换数据有效时依次写入双口RAM的对应位置实现按惯导帧顺序缓冲数据，当 惯导帧接收结束时，给出帧数据准备好FrameRdy标志，切换双口RAM写端缓冲，DSP接口监 测流程是FPGA根据DSP的操作判断其读惯导帧的状态，当监测到DSP读帧起始时将 DSPReadBusy置为1，当到DSP读帧结束后将DSPReadBusy置为0，DSPReadBusy用于标志DSP 操作惯导帧的状态，帧数据管理流程是判断FrameRdy有效后，判断DSPReadBusy状态，直到 监测到DSP不再操作惯导帧时将最新的惯导数据帧更新给DSP读取，惯导数据更新后将 FrameNewFlag置成1标志惯导帧数据为新数据，当FPGA监测到DSP读帧结束后将 FrameNewFlag清成0标志数据已经被读过了。

本发明提供的惯导数据输入代理模块具有以下具体结构的：它包括串口监测串并转换模 块、自适应成帧模块、代理管理模块以及信号处理RAM接口模块，串口监测串并转换模块用 于接收惯性导航数据输入，信号处理RAM接口模块用于与信号处理DSP连接，代理管理模块 两端分别与自适应成帧模块和信号处理RAM接口模块连接，自适应成帧模块与串口监测串并 转换模块连接。

本发明所述的惯导数据输入代理模块，其中，惯导数据输入代理模块在FPGA设计实现中 分为惯导端代理、数据缓冲和DSP端代理，惯导端代理包含串并转换模块、惯导帧协议监测 模块、惯导帧成帧管理模块以及双口RAM写控制接口模块，数据缓冲由双口RAM乒模块和双 口RAM乓模块组成，DSP端代理包含双口RAM与DSP接口控制模块、DSP读管理模块、DSP 行为监测模块以及DSP存储器接口模块，串并转换模块同时与惯导数据输入模块及惯导帧协 议监测模块连接，双口RAM写控制接口模块同时与双口RAM乒模块、双口RAM乓模块及惯导 帧成帧管理模块连接，惯导帧成帧管理模块与惯导帧协议监测模块连接，双口RAM与DSP接 口控制模块同时与双口RAM乒模块、双口RAM乓模块、DSP读管理模块及DSP存储器接口模 块连接，DSP行为监测模块同时与DSP存储器接口模块及DSP读管理模块连接，DSP存储器 接口模块用于与DSP连接。

与现有技术相比，本发明具有以下优点；

(1)本发明采用基于代理的技术，监测串口数据并将串口按照惯导帧进行成帧处理，自 主监测DSP端口的行为并根据其状态将惯导数据按照完整帧的方式提供给DSP，具备高效率 的特点；

(2)本发明各个模块之间采用状态驱动的方式，采用面向代理的设计方法有助于使系统 耦合度低、更加简洁、可靠；

(3)本发明的各个模块都采用FPGA实现，各个模块是并行的、且采用两个双口RAM进行 乒乓，基于数据触发的机制尽可能减少了数据堵塞的可能；

(4)本发明解决了高性能处理器接收低速惯导数据的接口，将低速、较长等待的处理过 程由FPGA实现，提供给DSP的是与其相匹配的高速通道服务，实现了差速处理；

(5)采用高速时钟分频的方法直接采样串口信号，有利于减少时钟源、提高可靠性。

附图说明：

图1为本发明中惯导数据输入代理模块的原理框图；

图2为本发明中惯导数据输入代理模块的FPGA设计框图；

图3为本发明在FPGA中的设计实例操作流程图；

图4为本发明在DSP中设计的数据输入操作流程图；

图5为FPGA监测DSP操作惯导帧示意图；

图6为标准串并转换流程图；

图7为采用高频时钟进行串并转换流程图。

具体实施方式：

下面结合附图和具体实施方式对本发明一种基于代理的合成孔径雷达惯导数据输入方法 及惯导数据输入代理模块作进一步说明：

本发明一种基于代理的合成孔径雷达惯导数据输入方法及惯导数据输入代理模块，用于 用于实现从惯性导航设备获取惯导数据并通过FPGA中设计代理的方式提供给DSP完整的数据 帧。

如图1所示，用于基于代理的合成孔径雷达惯导数据输入方法中的惯导数据输入代理模 块包括串口监测串并转换模块1、自适应成帧模块2、代理管理模块3以及信号处理RAM接口 模块4，串口监测串并转换模块1用于接收惯性导航数据输入，信号处理RAM接口模块4用 于与信号处理DSP5连接，代理管理模块3两端分别与自适应成帧模块2和信号处理RAM接口 模块连接4，自适应成帧模块2与串口监测串并转换模块1连接。串口监测串并转换模块1 按照串口协议监测串口信号形成字节数据，与传统波特率十六倍时钟不同的是采用信号处理 同步时钟采样。自适应成帧模块2是根据帧头、长度、校验、帧尾等信息，把一帧数据完整 地写入缓冲的过程。代理管理模块3负责帧数据缓存管理、DSP端口行为监测、数据冲突管 理等状态转换管理。信号处理RAM接口模块4是实现与信号处理器的物理接口功能。

如图2所示，惯导数据输入代理模块的设计实例采用FPGA实现所述代理功能，惯导数据 输入代理模块在FPGA设计实现中分为惯导端代理、数据缓冲和DSP端代理。惯导端代理包含 串并转换模块6、惯导帧协议监测模块7、惯导帧成帧管理模块8以及双口RAM写控制接口模 块9。数据缓冲由双口RAM乒模块10和双口RAM乓模块11组成。DSP端代理包含双口RAM 与DSP接口控制模块12、DSP读管理模块13、DSP行为监测模块14以及DSP存储器接口模块 15。串并转换模块6同时与惯导数据输入模块16及惯导帧协议监测模块7连接，双口RAM写 控制接口模块9同时与双口RAM乒模块10、双口RAM乓模块11及惯导帧成帧管理模块8连 接，惯导帧成帧管理模块8与惯导帧协议监测模块7连接，双口RAM与DSP接口控制模块12 同时与双口RAM乒模块10、双口RAM乓模块11、DSP读管理模块13及DSP存储器接口模块 15连接，DSP行为监测模块14同时与DSP存储器接口模块15及DSP读管理模块13连接，DSP 存储器接口模块15用于与DSP连接。

FGPA的时钟为同步时钟，FPGA与DSP的接口包括片选、读、写、地址和数据线。惯导数 据输入代理模块在FPGA中设计实现，主要包含数据获取写入双口RAM、数据缓冲、数据从双 口RAM发送到DSP三个过程。惯导数据经过串并转换形成并行数据，FPGA进行惯导帧协议监 测，通过惯导帧成帧管理模块8形成惯导帧数据，双口RAM写控制接口模块9负责将惯导数 据按帧顺序写入双口RAM。双口RAM乒模块10和双口RAM乓模块11形成乒乓数据缓冲，用 于缓解读写数据帧冲突。双口RAM与DSP接口控制模块12完成双口RAM和DSP接口的转换功 能，DSP存储器接口模块15是将惯导数据缓存虚拟成DSP的一个外部存储器DSP行为监测模 块14是监测DSP对惯导数据的帧起始、帧结束等的监测判断DSP对惯导数据的操作状态，DSP 读管理模块13是通过综合双口RAM数据状态和DSP操作状态管理数据的更新等操作进行管 理。

本发明基于代理的合成孔径雷达惯导数据输入方法包括以下顺序步骤：

步骤一、采用高频同步时钟，监测串口数据，实现串并转换；

步骤二：在现场可编程逻辑电路FPGA中开辟两块双口RAM，且每块双口RAM容量超过惯 导帧长度，用于乒乓传输避免数据堵塞；

步骤三：使用自适应成帧模块判断转换后的并行数据是否符合惯导协议的帧头，如果满 足则按协议形成完整的惯导帧写入双口RAM缓冲；

步骤四：自适应成帧模块判断接收一个完整的惯导帧，形成一个帧准备好标志，并将写 双口RAM缓冲使能切换到乒乓双口RAM的另一块；

步骤五：使用信号处理RAM接口模块将惯导帧数据虚拟成DSP的外部存储器，并监测DSP 读写惯导帧的状态，若为空闲态就将最新惯导帧数据映射到DSP的外部寻址空间，并且标志 数据为新数据；

步骤六：DSP需要输入惯导数据时查看数据是否为新标志，如果为新标志就将数据取走；

步骤七：信号处理RAM接口监测到DSP读完标志为新的数据时，将新标志清除。

上述步骤五的具体步骤为：

DSP RAM接口的读使能、片选信号和高位地址线同时使能映射到FPGA双口RAM的读使能， DSP的地址线、数据线映射分别映射双口RAM的地址线、数据线；信号处理RAM接口模块监 测DSP读惯导帧状态，从判断到DSP读惯导数据帧第一个地址开始标志正在读惯导帧(读忙 状态)，判断到DSP读完惯导数据帧最后一个地址将读忙状态清除；当双口RAM接收惯导数据 满一帧后，FPGA写双口RAM进行乒乓切换，而DSP读双口RAM数据要根据惯导帧状态来切换， 如果为读忙状态则不切换，等待为读空闲状态将DSP读双口RAM进行乒乓切换。避免DSP读 到的惯导数据为非同一帧数据而导致帧错误。

本发明一种基于代理的合成孔径雷达惯导数据输入方法是在FPGA中具体设计实现，如图 3所示，FPGA操作流程包含串口数据形成惯导帧流程、DSP接口监测流程和帧数据管理流程， FPGA中各个模块都是并行工作，且相互之间通过事件信号通讯，采用事件触发的方式驱动操 作，串口数据形成惯导帧流程是当串并转换数据有效时，判断字头是否为惯导帧头，直到找 到惯导帧头后，将双口RAM的地址置成0，后续判断串并转换数据有效时依次写入双口RAM 的对应位置实现按惯导帧顺序缓冲数据，当惯导帧接收结束时，给出帧数据准备好FrameRdy 标志，切换双口RAM写端缓冲，DSP接口监测流程是FPGA根据DSP的操作判断其读惯导帧的 状态，当监测到DSP读帧起始时将DSPReadBusy置为1，当到DSP读帧结束后将DSPReadBusy 置为0，DSPReadBusy用于标志DSP操作惯导帧的状态，帧数据管理流程是判断FrameRdy有 效后，判断DSPReadBusy状态，直到监测到DSP不再操作惯导帧时将最新的惯导数据帧更新 给DSP读取，惯导数据更新后将FrameNewFlag置成1标志惯导帧数据为新数据，当FPGA监 测到DSP读帧结束后将FrameNewFlag清成0标志数据已经被读过了。

在FPGA中实现基于代理的合成孔径雷达惯导数据输入方法后，DSP的操作流程更加简 化，如图4所示，DSP需要获取惯导数据时查询FrameNewFlag标志，然后执行读取一帧惯导 数据的操作。DSP读取数据帧采用DSP的同步时钟操作，是高速、高带宽的操作，简化了DSP 的操作过程、减少了DSP的操作时间从而提高DSP的处理效能。DSP在读取惯导数据时，要 留下可以被FPGA监测到的读帧起始和读帧结束标志。对于按照从地址依次递增的方式读，不 需要DSP进行额外的操作，FPGA根据地址线和读写控制信号就能判断出DSP的操作。对于DSP 采用DMA突发操作获取数据，在获取数据前和获取完数据后将分别往对应寄存器中写入标志 即可。

在FPGA设计实例中，为了减少FPGA和DSP的耦合，DSP读取惯导帧采用地址递增的方 式读取数据。如图5所示，FPGA监测DSP的读帧起始和读帧结束时通过监测DSP外部接口的 地址线、片选和使能信号完成的，DSP在读惯导帧时就完成了不需要额外的操作。

在FPGA设计实例中，串并转换采用高频时钟完成，不需要额外的标准串口时钟源。如图 6所示，标准串口串并转换流程通常采用十六倍时钟采样起始位的下降沿，采到下降沿后采 用通过计数器计数到8使采样时刻移到起始位的中间位置，如在起始采样位置起始位为0开 始串并转换。采用高频率时钟采样的流程和传统串并类似，如图7所示，所不同的是时钟是 信号处理的高频时钟，判断起始位中间位置采用分频计数值、采样时钟采用，如用40MHz实 现115.2K波特率的采样采用下降沿计数到174作为起始位的中间、而后的采样采用记数周期 346完成串并转换。优点是采用系统同步时钟，不需要额外的串口时钟；采用高频时钟每个 周期误差值比标准时钟要小，判断起始位的中间值精度更高，减少了发送端时钟稳定度的要 求。

本发明针对数据读写速度差别大的特点，采用两个乒乓缓冲实现传输速率的匹配，减少 数据通道冲突的矛盾；采用面向代理的设计使系统设计自动化程度高、耦合度低，DSP获取 惯导数据处理过程更加简单，DSP获取数据采用高带宽通讯，使DSP能专注于高性能处理从 而提高系统的性能。采用信号处理同步时钟设计实现减少了系统中多时钟源的使用，即经济 又可靠。基于代理的雷达惯导数据输入方法，特点具有自动程度高、低耦合、状态清晰等特 点。

以上所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行 限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案做出的 各种变形和改进，均应落入本发明权利要求书确定的保护范围内。