协调装置、协调系统、协调方法、半导体集成电路及图像处理装置

摘要

在层次化后的协调装置中，各层次的协调装置在本装置所属的层次上，选择优先级第1高的资源利用请求和优先级第2高的资源利用请求，输出至上位侧层次的协调装置。另外，最上位层次的协调装置在将优先级第1高的资源利用请求作为最优先资源利用请求输出到资源控制部的情况下，从资源控制部接收其资源利用请求已受理之意的信号时，输出优先权第2高的资源利用请求，来作为下一最优先资源利用请求。

说明书

技术领域

本发明涉及一种协调装置，实施来自多个主机的资源利用请求的协调。

背景技术

有一种在总线上连接处理器、解码器等多个设备(下面称为主机。)和存储器，由那些多个主机共享其存储器的系统。

在这种系统中备有协调装置，防备来自主机的存储器利用请求互相争先的情形，从互相争先的存储器利用请求之中选择1个存储器利用请求，作为优先级最高的存储器利用请求进行输出。

协调装置例如根据与预定的存储器利用请求间的优先权有关的信息等，从互相争先的存储器利用请求之中选择优先级最高的存储器利用请求，进行输出。

在由多个主机共享存储器的系统中，只有发放过从协调装置所输出的优先级最高的存储器利用请求后的主机才经由总线利用存储器。

作为由多个主机共享存储器的技术，例如有专利文献1中所公示的技术。

可是，在由多个主机共享存储器的系统中，主机的数目较多的场合以及各主机间的物理距离相互远离的场合等，有时从定时或物理布线长度的观点考虑，使用分层次构成协调装置这样的方法。

层次化后的协调装置按每层次具备协调其层次内的存储器利用请求的协调装置，那些每层次的协调装置例如相互连接来构成，使之成为雏菊链式或竞争式。

下位侧层次的协调装置受理来自其层次所属的主机的存储器利用请求，从所受理的存储器利用请求之中选择优先级最高的存储器利用请求，输出至1个上位侧层次的协调装置。

上位侧层次的协调装置受理来自其层次所属的主机的存储器利用请求和来自下位层次协调装置的存储器利用请求，从所受理的存储器利用请求之中选择优先级最高的存储器利用请求，再输出至上位层次的协调装置。

这样一来，在层次化后的协调装置中，就从下位侧的层次按顺序，往下选择其层次以下的层次内优先级最高的存储器利用请求，输出至上位侧层次的协调装置，最后由最上位层次的协调装置输出的优先级最高的存储器利用请求为系统中优先级最高的存储器利用请求。

但是，层次化后的协调装置因为从下位的层次按顺序实施协调，所以从物理电路配置的观点考虑，难以缩短从开始协调到输出优先级最高的存储器利用请求为止的处理时间。

一般来说，若由控制存储器的如存储器控制器接收到从协调装置所输出的优先级最高的存储器利用请求，则存储器控制器使发放过存储器利用请求的主机利用存储器。

在与从协调装置输出优先级最高的存储器利用请求，到主机由存储器控制器接收其针对存储器利用请求的响应信号来更新下一优先级最高的存储器利用请求为止的期间(下面称为延迟(latency))相比，由收到响应信号后的主机而产生的存储器利用期间更短时，在其延迟和其存储器的利用期间之差的期间，发生该存储器不被利用的现象(下面称为泡沫现象(bubblephenomenon))。

对于使用层次化后的协调装置的存储器利用系统来说，因为难以缩短层次化后的协调装置的延迟，所以有时将发生上述的泡沫现象。

在使用层次化后的协调装置的存储器利用系统中，作为减低泡沫现象的发生频率所用的技术，例如有专利文献2中所公示的技术。

该技术为，在层次化后的协调装置中，在下位层次和上位层次之间配置高速缓冲存储器，用来暂时存储根据存储器利用请求所利用的主存储器的数据；在下位层次上优先级最高的存储器利用请求找到该高速缓冲存储器时，取代主存储器，利用高速缓冲存储器。

根据该技术，在下位层次上存储器利用请求找到该高速缓冲存储器时，可以在不等待上位层次上的协调结果的状况下，利用高速缓冲存储器，从而，使用层次化的协调装置的存储器利用系统在存储器利用请求找到该高速缓冲存储器时，犹如上述的延迟变短那样进行动作。

专利文献1：日本特开2004-288021号公报

专利文献2：日本特开平9-128346号公报

发明内容

但是，在上述的以往技术中存在下述这样的课题，即因为如果主机不重复发放同一内容的存储器利用请求，则存储器利用请求找不到高速缓冲存储器，所以在主机不重复发放同一内容的存储器利用请求的系统中，无法通过高速缓存获得延迟缩短的效果。

因此，本发明是鉴于涉及的问题而做出的，其目的为，提供一种即便在主机不重复发放同一内容的存储器利用请求的系统中使用时，也可以减低泡沫现象的发生频率的协调系统以及用于协调系统构建的协调装置。

为了解决上述课题，本发明所涉及的协调系统其特征为，将下述协调装置形成为1个以上，该协调装置的特征为，具备：第1受理机构，依次受理来自多个设备的资源利用请求命令；协调机构，将由上述第1受理机构所受理的资源利用请求命令按预定周期的每个设为对象，在该对象为多个时，评价该各对象的优先级，确定优先级第1高的对象来作为第1资源利用请求命令，并确定优先级第2高的对象来作为第2资源利用请求命令；输出机构，将由上述协调机构确定出的上述第1资源利用请求命令和上述第2资源利用请求命令按上述预定周期或者别的预定周期的每个输出到外部；第2受理机构，对包括确定资源利用请求命令的信息在内的资源利用响应信号进行受理；上述协调机构从上述第2受理机构受理资源利用响应信号之时开始，将由该资源利用响应信号确定的资源利用请求命令从对象除去，实施上述第1资源利用请求命令和上述第2资源利用请求命令的确定；并且具备：第3受理机构，依次受理从第1协调装置所输出的上述第1资源利用请求命令、上述第2资源利用请求命令和来自1个以上设备的资源请求命令；最后协调机构，将由上述第3受理机构所受理的资源利用请求命令按上述预定周期或者别的预定周期的每个设为对象，评价该各对象的优先级，确定优先级第1高的对象来作为最优先资源利用请求命令；最后阶段输出机构，输出由上述最后协调机构确定出的上述最优先资源利用请求命令；资源利用请求命令受理机构，受理由上述最后阶段输出机构所输出的最优先资源利用请求命令的输入；第4受理机构，受理资源利用响应信号；资源利用响应信号输出机构，在上述资源利用请求命令受理机构受理了最优先资源利用请求命令的输入时，将包括确定该最优先资源利用请求命令的信息在内的资源利用响应信号，输出给上述第2受理机构和上述第4受理机构；上述最后协调机构从上述第4受理机构受理资源利用响应信号之时开始，将由该资源利用响应信号确定的资源利用请求命令从对象除去，实施上述最优先资源利用请求命令的确定。

发明效果

具备上述结构的本发明所涉及的协调系统由第1协调装置输出优先级第1高的资源利用请求命令和优先级第2高的资源利用请求命令。

从而，在第1协调装置实施过的协调中优先级第1高的资源利用请求命令作为最优先资源利用请求命令被资源利用请求命令受理机构受理的情况下，即便在基于其最优先资源利用请求命令的资源利用期间比通过第1协调装置开始的协调的延迟短时，也由于最后协调机构若第4受理机构受理了资源利用响应信号，则将已经从第1协调装置所输出的优先权第2高的资源利用请求命令协调为新的最优先资源利用请求命令，因而可以减低泡沫现象的发生频率。

另外，上述第1受理机构依次受理的资源请求命令的各自包含用来确定利用资源的期间的信息，上述1个以上协调装置所具备的输出机构各自只限于利用按下述周期输出的第1资源利用请求命令之资源的期间为预定期间以下的情形，才实施上述第2资源利用请求命令的输出，也可以，上述周期和从该输出机构输出该第2资源利用请求命令的周期相同。

泡沫现象只限于与由协调系统实施的协调的延迟相比，基于资源请求命令的资源的利用期间更短的情形才发生。

从而，在协调装置输出优先级第1高的资源请求命令时，与其由协调装置开始的协调的延迟相比基于其优先级第1高的资源请求命令的资源利用期间更长的情况下，其协调装置输出的优先级第2高的资源请求命令没有有效利用。

由于形成为这种结构，因而通过事先将各协调装置中的预定时间设为比其由协调装置开始的协调的延迟短的期间，各协调装置就不再输出没有有效利用的优先级第2高的资源利用请求命令，因此可以抑制无用的电力消耗。

另外，上述第1受理机构依次受理的资源请求命令的各自包含用来确定利用资源的期间的信息，上述1个以上协调装置所具备的输出机构各自只限于按下述周期输出的第1资源利用请求命令利用资源的期间和该第1资源利用请求命令到达上述资源利用请求命令受理机构之前需要的延迟时间之间的关系为预定关系的情形，才实施上述第2资源利用请求命令的输出，也可以，上述周期和从该输出机构输出该第2资源利用请求命令的周期相同。

泡沫现象只限于与由协调系统实施的协调的延迟相比，基于资源请求命令的资源利用期间更短的情形才发生。

从而，在协调装置输出优先级第1高的资源请求命令时，与其由协调装置开始的协调的延迟相比基于其优先级第1高的资源请求命令的存储器利用期间更长的情况下，其协调装置输出的优先级第2高的资源请求命令没有有效利用。

由于形成为这种结构，因而通过事先将各协调装置中的预定关系设为与其由协调装置开始的协调的延迟相比基于第1资源请求命令的存储器利用期间变得更长的关系，各协调装置就不再输出没有有效利用的优先级第2高的资源利用请求命令，因此可以抑制无用的电力消耗。

另外，上述资源是存储器，上述资源利用响应信号输出机构在上述资源利用请求命令受理机构受理了最优先资源利用请求命令的输入的情况下，在该最优先资源利用请求命令是上述存储器特定区域的读出命令时，对上述存储器输出用来使该特定区域中所存储的数据的输出开始的信号，也可以。

由于形成为这种结构，因而可以减低从存储器读出数据时发生的泡沫现象的发生频率。

另外，上述资源是存储器，上述资源利用响应信号输出机构在上述资源利用请求命令受理机构受理了最优先资源利用请求命令的输入的情况下，在该最优先资源利用请求命令是上述存储器特定区域的写入命令时，对上述存储器输出用来使对该特定区域的数据写入开始的信号，也可以。

由于形成为这种结构，因而可以减低对存储器写入数据时发生的泡沫现象的发生频率。

为了解决上述课题，本发明所涉及的协调装置其特征为，具备：第1受理机构，依次受理来自多个设备的资源利用请求命令；协调机构，将由上述第1受理机构所受理的资源利用请求命令按预定周期的每个设为对象，在该对象为多个时，评价该各对象的优先级，确定优先级第1高的对象来作为第1资源利用请求命令，并确定优先级第2高的对象来作为第2资源利用请求命令；输出机构，将由上述协调机构确定出的上述第1资源利用请求命令和上述第2资源利用请求命令输出到外部；第2受理机构，对包括确定资源利用请求命令的信息在内的资源利用响应信号进行受理；上述协调机构从上述第2受理机构受理资源利用响应信号之时开始，将由该资源利用响应信号确定的资源利用请求命令从对象除去，实施上述第1资源利用请求命令和上述第2资源利用请求命令的确定。

具备上述结构的本发明所涉及的协调装置输出优先级第1高的资源利用请求命令和优先级第2高的资源利用请求命令。

因为该协调装置作为串联连接多个协调装置而形成的协调系统最上位层次以外的协调装置来利用，所以在从该协调装置所输出的优先级第1高的资源利用请求命令作为最优先资源利用命令被资源利用请求命令受理机构受理的情况下，在该协调装置的上位侧层次上连接的协调装置可以使用已经从该协调装置输出的优先权第2高的资源利用请求命令，实施新的最优先资源利用请求命令的协调。

从而，即便在从该协调装置所输出的优先级第1高的资源利用请求命令的存储器利用期间比由第1协调装置实施的协调的延迟更短时，也可以减低泡沫现象的发生频率。

因而，该协调装置具有在可以减低泡沫现象发生频率的协调系统构建中成为有用的设备这样的效果。

另外，上述第1受理机构依次受理的资源请求命令的各自包含用来确定利用资源的期间的信息，上述输出机构只限于利用按下述周期输出的第1资源利用请求命令之资源的期间为预定期间以下的情形，才实施上述第2资源利用请求命令的输出，上述周期和从该输出机构输出该第2资源利用请求命令的周期相同。

泡沫现象只限于与由协调装置实施的协调的延迟相比，基于资源请求命令的资源利用期间更短的情形才发生。

从而，在与由协调装置实施的协调的延迟相比，基于优先级第1高的资源请求命令的资源利用期间更长的情况下，优先级第2高的资源请求命令没有有效利用。

由于形成为这种结构，因而通过事先将预定期间设为比由协调装置实施的协调的延迟短的期间，就不再输出没有有效利用的优先级第2高的资源利用请求命令，因此可以抑制无用的电力消耗。

附图说明

图1是系统LSI100的功能框图。

图2的(a)是存储器利用请求命令的数据结构图，(b)确认信号的数据结构图。

图3是总线接口部150的结构图。

图4是协调部141的结构图。

图5是表示各主机和其由主机发放的存储器利用请求命令的优先顺序之间关系的附图。

图6是协调部140的结构图。

图7是表示分层次协调处理的流程图。

图8是表示最后协调处理的流程图。

图9是系统LSI100内部信号的时间图。

图10是各协调装置受到功能限制时的系统LSI100内部信号的时间图。

图11是协调装置1131的结构图。

图12是表示第1变形分层次协调处理的流程图之一。

图13是表示第1变形分层次协调处理的流程图之二。

图14第1变形系统LSI内部信号的时间图。

图15是存储器利用请求命令的数据结构图。

图16是协调装置1631的结构图。

图17是表示第2变形分层次协调处理的流程图之一。

图18是表示第2变形分层次协调处理的流程图之二。

图19是蓝光记录系统1900的结构图。

具体实施方式

<实施方式1>

<概要>

下面，作为本发明所涉及的协调装置一个实施方式，说明系统LSI，该系统LSI具备：多个主机，利用通用的存储器；层次协调装置，用来协调来自那些主机的存储器利用请求。

该系统LSI所具备的层次协调装置由与相互通用的时钟信号同步进行动作的多个协调装置形成层次结构，进行了连接。

各协调装置在本装置所属的层次上，受理来自其层次所属的主机的存储器利用请求和来自下位层次协调装置的存储器利用请求，从所受理的存储器利用请求之中选择优先级第1高的存储器利用请求和优先级第2高的存储器利用请求，输出至上位侧层次的协调装置。

在协调装置为最上位层次的协调装置时，将本装置选择的优先级第1高的存储器利用请求，作为最优先存储器利用请求输出至控制存储器的存储器控制部。

另外，最上位层次的协调装置在将优先级第1高的存储器利用请求作为最优先存储器利用请求输出到存储器控制部的情况下，从存储器控制部接收其存储器利用请求已受理之意的确认信号时，输出作为优先权第2高的存储器利用请求所选出的存储器利用请求，来作为下一最优先存储器利用请求。

下面，对于本实施方式1所涉及的系统LSI的结构，一边参照附图一边进行说明。

<结构>

<整体结构>

图1是表示系统LSI100结构的框图。

系统LSI100具备处理器110、输出图像引擎111、加密引擎112、数据流引擎113、解码器A114、解码器B115、编码器116、高画质引擎117、层次协调装置105、存储器控制部118和主干总线120等，并且和外部存储器101进行了连接。

处理器110和层次协调装置105连接，通过执行外部存储器101中所存储的程序，来实现控制输出图像引擎111、加密引擎112、数据流引擎113、解码器A114、解码器B115、编码器116、高画质引擎117、层次协调装置105及存储器控制部118等的功能。

输出图像引擎111和层次协调装置105连接，由处理器110来控制，具有对于外部存储器101中所存储的动态图像数据或者静止图像数据，重合字幕、图形等的功能。

加密引擎112和层次协调装置105连接，由处理器110来控制，具有对于外部存储器101中所存储的加密后的数据，进行解密处理的功能。

数据流引擎113和层次协调装置105连接，由处理器110来控制，具有对于从调谐器所获取的流数据，进行流处理(是对流数据进行加工的处理，例如，从汇集了声音数据和影像数据的流数据分离声音数据和影像数据，来生成声音流数据和影像流数据将其写入外部存储器101中的处理)的功能。

解码器A114和层次协调装置105连接，由处理器110来控制，具有对外部存储器101中所存储的以MPEG(Moving Picture Experts Group)-2方式编码后的数据进行解码的功能。

解码器B115和层次协调装置105连接，由处理器110来控制，具有对外部存储器101中所存储的以MPEG-4AVC(Advanced Video Cording)方式编码后的数据进行解码的功能。

编码器116和层次协调装置105连接，由处理器110来控制，具有将外部存储器中所存储的动态图像数据以MPEG-4AVC方式进行编码的功能。

高画质引擎117和层次协调装置105连接，由处理器110来控制，具有对于外部存储器101中所存储的动态图像数据或者静止图像数据进行高画质化处理(是针对动态图像或者静止图像的数据，生成使画质提高后的数据的处理，例如，生成使被拍摄体的轮廓明显的数据之处理)的功能。

处理器110、输出图像引擎111、加密引擎112、数据流引擎113、解码器A114、解码器B115、编码器116和高画质引擎117是将外部存储器101作为从机来共享的主机。

各主机在利用作为从机的外部存储器101时，在外部存储器101的利用之前，要对层次协调装置105输出存储器利用请求命令。

图2(a)是各主机输出的存储器利用请求命令的数据结构图。

如同图所示，存储器利用请求命令由开始地址201、主机识别信息202和指令类型信息203构成。

开始地址201是32位的数据，表示要利用的存储区域的开始地址。

主机识别信息202是4位的数据，用来识别输出过存储器利用请求命令的主机；例如，“0000”表示处理器110，“0001”表示输出图像引擎111，“0010”表示加密引擎112，“0011”表示数据流引擎113，“0100”表示解码器A114，“0101”表示解码器B115，“0110”表示编码器116，“0111”表示高画质引擎117。

指令类型信息203是1位的数据，在存储器的利用是对存储区域的写入时成为“0”，在是从存储区域的读出时成为“1”。

还有，这里各主机进行对存储区域的写入的大小以及进行从存储区域的读出的大小是64Byte的固定长度。

返回图1，再继续有关系统LSI结构的说明。

主干总线120是连接于层次协调装置105和存储器控制部118上的双向总线，总线宽度是32Byte。从而，在传送64Byte的数据时，要使用2周期进行数据的传送。

存储器控制部118连接于层次协调装置105和外部存储器101上，具有下面的2个功能。

功能1：若从层次协调装置105输出了存储器利用请求命令，则接收该存储器利用请求命令，对层次协调装置105输出确认信号的功能。

功能2：在接收到来自层次协调装置105的存储器利用请求命令的情况下，未使用主干总线120和外部存储器101时，按照接收到的存储器利用请求命令，进行从外部存储器101的数据读出或者对外部存储器101的数据写入的功能。

图2(b)是存储器控制部118输出的确认信号的数据结构图。

如同图所示，确认信号由确认信息211和主机识别信息202构成。

确认信息211是1位的信号，表示确认信号是否有效；在“1”的场合表示确认信号有效，在“0”的场合表示确认信号无效。

主机识别信息212是用来对确认信号发送对方的主机进行识别的识别信息，和存储器控制部118输出确认信号之前接收到的存储器利用请求命令中含有的主机识别信息202相同。

返回图1，再继续有关系统LSI结构的说明。

层次协调装置105连接于处理器110、输出图像引擎111、加密引擎112、数据流引擎113、解码器A114、解码器B115、编码器116、高画质引擎117、主干总线120和存储器控制部118上，使用下面说明的各结构要件，具有下面的2个功能等。

功能1：接收并存储来自各主机的存储器利用请求命令，在存储的存储器利用请求命令之中，选出优先级最高的存储器利用请求命令，输出给存储器控制部118的功能。

功能2：对各主机和主干总线120之间的数据存取进行中介的功能。

层次协调装置105包括第1协调装置130、第2协调装置131A、第3协调装置131B、第4协调装置131C、第1协调候选信号线161A、第1协调候选信号线161B、第1协调候选信号线161C、第2协调候选信号线162A、第2协调候选信号线162B、第2协调候选信号线162C等。

第1协调装置130连接于处理器110、输出图像引擎111、存储器控制部118和主干总线120上，并且经由第1协调候选信号线161A和第2协调候选信号线162A，与第2协调装置131A进行连接，具有下面的4个功能等。

功能1：接收并存储来自处理器110和输出图像引擎111的存储器利用请求命令的功能。

功能2：从当前存储的存储器利用请求命令、经由第1协调候选信号线161A由第2协调装置131A输入的存储器利用请求命令和经由第2协调候选信号线162A由第2协调装置131A输入的存储器利用请求命令，选定优先级第1高的存储器利用请求命令和优先级第2高的存储器利用请求命令，将它们之中优先级第1高的存储器利用请求命令作为最优先存储器利用请求命令，与时钟信号同步，输出至存储器控制部118的功能。

功能3：在将优先级第1高的存储器利用请求作为最优先存储器利用请求输出到存储器控制部118的情况下，从存储器控制部118接收其存储器利用请求已受理之意的确认信号时，如果存储有与其确认信号对应的存储器利用请求命令，则删除其要存储的存储器利用请求命令，将在接收到其确认信号的时钟周期内作为优先权第2高的存储器利用请求所选出的存储器利用请求，在下一时钟周期内作为最优先存储器利用请求进行输出的功能。

功能4：处理器110和主干总线120之间的总线接口功能以及输出图像引擎111和主干总线120之间的总线接口功能。

第2协调装置131A连接于加密引擎112、数据流引擎113、存储器控制部118和主干总线120等上，并且经由第1协调候选信号线161A和第2协调候选信号线162A，与第1协调装置130进行连接，经由第1协调候选信号线161B和第2协调候选信号线162B，与第3协调装置131B进行连接，具有下面的3个功能。

功能1：接收并存储来自加密引擎112和数据流引擎113的存储器利用请求命令的功能。

功能2：从当前存储的存储器利用请求命令、经由第1协调候选信号线161B由第3协调装置131B输入的存储器利用请求命令和经由第2协调候选信号线162B由第2协调装置131B输入的存储器利用请求命令，选定优先级第1高的存储器利用请求命令和优先级第2高的存储器利用请求命令，将所选定的优先级第1高的存储器利用请求命令和优先级第2高的存储器利用请求命令，分别经由第1协调候选信号线161A和第2协调候选信号线162A，与时钟信号同步输出至第1协调装置130的功能。

功能3：在将优先级第1高的存储器利用请求作为最优先存储器利用请求输出到第1协调装置130的情况下，从存储器控制部118接收其存储器利用请求已受理之意的确认信号时，如果存储有与其确认信号对应的存储器利用请求命令，则删除其要存储的存储器利用请求命令，将在接收到其确认信号的时钟周期内作为优先权第2高的存储器利用请求所选出的存储器利用请求，在下一时钟周期内作为优先权第1高的存储器利用请求进行输出的功能。

功能4：加密引擎112和主干总线120之间的总线接口功能以及数据流引擎113和主干总线120之间的总线接口功能。

第3协调装置131B具有和第2协调装置131A相同的结构，连接于解码器A114、解码器B115、存储器控制部118和主干总线120等上，并且经由第1协调候选信号线161B和第2协调候选信号线162B，与第2协调装置131A进行连接，经由第1协调候选信号线161C和第2协调候选信号线162C，与第4协调装置131C进行连接。

第4协调装置131C具有和第2协调装置131A及第3协调装置131B相同的结构，连接于编码器116、高画质引擎117、存储器控制部118和主干总线120等上。

还有，第4协调装置131C因为不存在下位层次的协调装置，所以不存在从下位的层次输入的存储器利用请求。

<协调装置的结构>

第1协调装置130具有总线接口部150A和协调部140，第2协调装置131A～第4协调装置131C分别具有总线接口部150B～总线接口部150D和协调部141A～协调部141C。

下面，对于第1协调装置130、第2协调装置131A～第4协调装置131C的结构详细情况，使用附图进行说明。

还有，第2协调装置131A～第4协调装置131C因为形成相同的结构，所以在下面除了要特别区分进行说明的场合以外，将第2协调装置131A～第4协调装置131C只称为协调装置131，将总线接口部150B～总线接口部150D只称为总线接口部150，将协调部141A～协调部141C只称为协调部141。

再者，总线接口部150A也形成和总线接口部150相同的结构。从而，下面除了要特别区分进行说明的场合以外，也将总线接口部150A只称为总线接口部150。

图3是构成协调装置130及协调装置131的总线接口部150的结构图。

如同图所示，总线接口部150连接于主机A350(例如，总线接口部150B的场合是加密引擎112)、主机B351(例如，总线接口部150B的场合是数据流引擎113)、处理器110、存储器控制部118、主干总线120和协调部141上，具有主机侧命令控制部310、存储器侧命令控制部311、主机侧数据控制部320、存储器侧数据控制部321、确认控制部330、设定寄存器340、命令缓存器A312A、命令缓存器B312B、数据缓存器A322及数据缓存器B323。

命令缓存器A312A和命令缓存器B312B分别连接于主机侧命令控制部310、存储器侧命令控制部311和确认控制部330上，用来暂时存储从主机侧命令控制部310所输出的存储器利用请求。

主机侧命令控制部310连接于主机A350、主机B351、命令缓存器A312A和命令缓存器B312B上，具备两个功能，一是从主机A以信号交换方式接收存储器利用请求命令将接收到的存储器利用请求命令写入命令缓存器A312A中的功能，二是从主机B以信号交换方式接收存储器利用请求命令将接收到的存储器利用请求命令写入命令缓存器B312B中的功能。

存储器侧命令控制部311连接于命令缓存器A312A、命令缓存器B312B和协调部141上，与时钟信号同步进行动作，具有下面的2个功能。

功能1：在时钟信号上升的定时内，从命令缓存器A312A，读出第1陈旧的存储器利用请求命令，作为主机A第1存储器利用请求命令输出给协调部141，读出第2陈旧的存储器利用请求命令，作为主机A第2存储器利用请求命令输出给协调部141的功能。

功能2：在时钟信号上升的定时内，从命令缓存器B312B，读出第1陈旧的存储器利用请求命令，作为主机B第1存储器利用请求命令输出给协调部141，读出第2陈旧的存储器利用请求命令，作为主机B第2存储器利用请求命令输出给协调部141的功能。

还有，在功能1和功能2中，对应的存储器利用请求命令未存储在命令缓存器中时，作为要输出的存储器利用请求命令，输出表示存储器利用请求命令不存在之意的全0的信号。

数据缓存器A322是FIFO(First In First Out)缓存器，连接于主机侧数据控制部320和存储器侧数据控制部321上，暂时存储32Byte长度的数据。

数据缓存器B323是FIFO缓存器，连接于主机侧数据控制部320和存储器侧数据控制部321上，暂时存储32Byte长度的数据。

主机侧数据控制部320连接于主机A350、主机B351、数据缓存器A322和数据缓存器B323上，具有下面的3个功能。

功能1：从主机A以信号交换方式接收数据将接收到的数据写入数据缓存器A322中的功能。

功能2：从主机B以信号交换方式接收数据将接收到的数据写入数据缓存器A322中的功能。

功能3：在数据缓存器B323中保持有数据时，从陈旧的数据按顺序以信号交换方式发送至该数据目的地的主机的功能。

存储器侧数据控制部321连接于数据缓存器A322和数据缓存器B323上，与时钟信号同步进行动作，具有下面的2个功能。

功能1：在时钟信号上升的定时内，读出数据缓存器A322内所存储的数据之中第1陈旧的数据，输出至主干总线120的功能。

功能2：在从主干总线120接收到数据的情况下该数据是发往主机A350的数据，或是发往主机B351的数据时，在时钟信号上升的定时内，在数据缓存器B323中写入该数据的功能。

确认控制部330连接于命令缓存器A312A、命令缓存器B312B、主机A350、主机B351和存储器控制部118上，具有下面的2个功能。

功能1：在从存储器控制部118接收到确认信号的情况下，其确认信号中含有的主机识别信息212是表示主机A350的信息时，将接收到的确认信号发送给主机A350，删除命令缓存器A312A中所存储的第1陈旧的存储器利用请求命令的功能。

功能2：在从存储器控制部118接收到确认信号的情况下，其确认信号中含有的主机识别信息212是表示主机B351的信息时，将接收到的确认信号发送给主机B351，删除命令缓存器B312B中所存储的第1陈旧的存储器利用请求命令的功能。

设定寄存器340和处理器110连接，由处理器110来控制，用来设定命令缓存器A312A和命令缓存器B312B的各自内可以暂时存储的存储器利用请求命令的个数以及数据缓存器A322和数据缓存器B323的各自内可以暂时存储的数据的个数。

图4是构成协调装置131的协调部141的结构图。

如同图所示，协调部141连接于总线接口部150和存储器控制部118上，并且经由第1协调候选信号线A411A(例如，协调部141A的场合是第1协调候选信号线161A)和第2协调候选信号线A412A(例如，协调部141A的场合是第2协调候选信号线162A)，与上位的协调部(例如，协调部141A的场合是协调部140)进行连接，经由第1协调候选信号线B411B(例如，协调部141A的场合是第1协调候选信号线161B)和第2协调候选信号线B412B(例如，协调部141A的场合是第2协调候选信号线162B)，与下位的协调部(例如，协调部141A的场合是协调部141B)进行连接，具有第1候选协调部400、屏蔽部401、第2候选协调部402和协调结果输出控制部403。

第1候选协调部400连接于总线接口部150、屏蔽部401、协调结果输出控制部403和第1协调候选信号线B411B上，具有下述功能，即若输入了从第1协调候选信号线B411B输出的第1协调候选存储器利用请求命令(下述)、从总线接口部输出的主机A第1存储器利用请求命令和主机B第1存储器利用请求命令，则选出它们3个存储器利用请求命令之中，优先级第1高的存储器利用请求命令来作为第1命令，输出给协调结果输出控制部403和屏蔽部401的功能。

图5是表示各主机和其由主机发放的存储器利用请求命令的优先权之间关系的附图。

主机名501表示各主机的主机名，优先权502表示该主机发放的存储器利用请求命令的优先权。

第1候选协调部400进行了预先设定，使之按照图5所示的存储器利用请求命令的优先权，选出第1命令。

屏蔽部401连接于总线接口部150、第1候选协调部400、第2候选协调部402、第1协调候选信号线B411B和第2协调候选信号线B412B上，具有下述功能，即在输入了从第1协调候选信号线B411B输出的第1协调候选存储器利用请求命令(下述)、从第2协调候选信号线B412B输出的第2协调候选存储器利用请求命令(下述)、从总线接口部150输出的主机A第1存储器利用请求命令、主机B第1存储器利用请求命令、主机A第2存储器利用请求命令和主机B第2存储器利用请求命令的6个存储器利用请求命令的情况下，接收到从第1候选协调部400所输出的存储器利用请求命令时，将从接收到的6个存储器利用请求命令去除由第1候选协调部400所输出的存储器利用请求命令后的5个存储器利用请求命令，输出给第2候选协调部402的功能。

第2候选协调部402连接于屏蔽部401、协调结果输出控制部403、第1协调候选信号线B411B和第2协调候选信号线B412B上，具有下述功能，即选出从屏蔽部401所输出的5个存储器利用请求命令之中，优先级第1高的存储器利用请求命令来作为第2命令，输出给协调结果输出控制部403的功能。

第2候选协调部402在按照图5所示的存储器利用请求命令的优先权，并且对于从总线接口部150输出的主机A第2存储器利用请求命令和主机B第2存储器利用请求命令来说，主机A第2存储器利用请求命令为较高的优先级，从第1协调候选信号线B411B输出的第1协调候选存储器利用请求命令(下述)和从第2协调候选信号线B412B输出的第2协调候选存储器利用请求命令(下述)是从同一主机所输出的存储器利用请求命令的情况下，选出第2命令以便第1协调候选存储器利用请求命令成为较高的优先级。

协调结果输出控制部403连接于第1候选协调部400、第2候选协调部402、存储器控制部118、第1协调候选信号线A411A和第2协调候选信号线A412A上，与时钟信号同步进行动作，具备下面的2个功能。

功能1：在从第1候选协调部400接收到第1命令，从第2候选协调部402接收到第2命令的情况下，不在接收到这些命令的时钟周期的期间中从存储器控制部118接收包括第1命令中含有的主机识别信息在内的确认信号时，在下一时钟信号上升的定时内，将第1命令作为第1协调候选存储器利用请求命令输出至第1协调候选信号线A411A，将第2命令作为第2协调候选存储器利用请求命令输出至第2协调候选信号线A412A的功能。

功能2：在从第1候选协调部400接收到第1命令，从第2候选协调部402接收到第2命令的情况下，在接收到这些命令的时钟周期的期间中从存储器控制部118接收到包括第1命令中含有的主机识别信息在内的确认信号时，在下一时钟信号上升的定时内，将第2命令作为第1协调候选存储器利用请求命令输出至第1协调候选信号线A411A，将全0的信号作为第2协调候选存储器利用请求命令输出至第2协调候选信号线A412A的功能。

图6是构成协调装置130的协调部140的结构图。

协调部140是从协调部141，使协调结果输出控制部403变更成协调结果输出控制部603后的单元。

下面，对于作为协调部140和协调部141之间的不同点的协调结果输出控制部603，进行说明。

协调结果输出控制部603和第1候选协调部400、第2候选协调部402及存储器控制部118连接，与时钟信号同步进行动作，具备下面的2个功能。

功能1：在从第1候选协调部400接收到第1命令，从第2候选协调部402接收到第2命令的情况下，在接收到这些命令的时钟周期的期间中从存储器控制部118接收到包括第1命令中含有的主机识别信息在内的确认信号时，在下一时钟信号上升的定时内，将第1命令作为最优先存储器利用请求命令，输出给存储器控制部118的功能。

功能2：在从第1候选协调部400接收到第1命令，从第2候选协调部402接收到第2命令的情况下，在接收到这些命令的时钟周期的期间中从存储器控制部118接收到包括第1命令中含有的主机识别信息在内的确认信号时，在下一时钟信号上升的定时内，将第2命令作为最优先存储器利用请求命令，输出给存储器控制部118的功能。

对于如上构成的系统LSI100实施的动作，下面一边参照附图一边进行说明。

<动作>

在此，对于系统LSI100实施的动作之中，作为特征性动作的协调装置131进行的分层次协调处理、第1协调装置130进行的最后协调处理和层次协调装置105进行的协调处理，进行说明。

<分层次协调处理>

图7是表示由协调装置131进行的分层次协调处理的流程图。

该分层次协调处理是协调装置131在本装置所属的层次上实施存储器利用请求命令的协调，并作为其协调结果，将第1协调候选存储器利用请求命令和第2协调候选存储器利用请求命令输出给1个上位层次的协调装置的处理。

分层次协调处理是与时钟信号同步进行的处理，在时钟信号上升的定时内开始其处理。

若时钟信号上升，则第1候选协调部400接收从存储器侧命令控制部311所输出的主机A第1存储器利用请求命令和主机B第1存储器利用请求命令，接收从下位层次的协调装置131的协调结果输出控制部403所输出的第1协调候选存储器利用请求命令(步骤S700)，屏蔽部401接收从存储器侧命令控制部311所输出的主机A第1存储器利用请求命令、主机A第2存储器利用请求命令、主机B第1存储器利用请求命令和主机B第2存储器利用请求命令，并且接收从下位层次协调装置131的协调结果输出控制部403所输出的第1协调候选存储器利用请求命令和第2协调候选存储器利用请求命令。

第1候选协调部400若输入了主机A第1存储器利用请求命令、主机B第1存储器利用请求命令和第1协调候选存储器利用请求命令，则从它们3个存储器利用请求命令之中选择优先级最高的存储器利用请求命令来作为第1命令，输出给协调结果输出控制部403和屏蔽部401(步骤S705)。

屏蔽部401若输入了第1命令，则从已经输入的主机A第1存储器利用请求命令、主机A第2存储器利用请求命令、主机B第1存储器利用请求命令、主机B第2存储器利用请求命令、主机A第1存储器利用请求命令、主机A第2存储器利用请求命令、主机B第1存储器利用请求命令和主机B第2存储器利用请求命令之中，选择除和所输入的第1命令一致的存储器利用请求命令外的5个存储器利用请求命令，输出给第2候选协调部402(步骤S710)。

第2候选协调部402若输入了5个存储器利用请求命令，则从它们之中选择优先级最高的存储器利用请求命令，作为第2命令输出给协调结果输出控制部403(步骤S715)。

协调结果输出控制部403若从第1候选协调部400输入了第1命令，从第2候选协调部402输入了第2命令，则在下一时钟信号上升的定时之前进行等待(步骤S720)。

协调结果输出控制部403在从时钟信号上升的定时到下一时钟信号上升的定时为止的期间中，从存储器控制部118接收到确认信号的情况下(步骤S725：Yes)，其确认信号中含有的主机识别信息和接收到的第1命令中含有的主机识别信息一致时(步骤S730：Yes)，在下一时钟信号上升的定时内，将接收到的第2命令作为第1协调候选存储器利用请求命令，输出给下一层次的协调装置131，将表示存储器利用请求命令不存在之意的全0的信号作为第2协调候选存储器利用请求命令，输出给下一层次的协调装置131(步骤S735)。

在步骤S725中，协调结果输出控制部403在下一时钟信号上升的定时之前的期间中，没有从存储器控制部118接收到确认信号的情况下(步骤S725：No)，或者在步骤S730中，接收到的确认信号中含有的主机识别信息和接收到的第1命令中含有的主机识别信息不一致的情况下(步骤S730：No)，协调结果输出控制部403在下一时钟信号上升的定时内，将接收到的第1命令作为第1协调候选存储器利用请求命令输出给下一层次的协调装置131，将接收到的第2命令作为第2协调候选存储器利用请求命令输出给下一层次的协调装置131(步骤S740)。

在步骤S735的处理结束时，或者步骤S740的处理结束时，协调装置131再次返回步骤S700的处理，执行步骤S700以下的处理。

<最后协调处理>

图8是表示由协调装置130进行的最后协调处理的流程图。

该最后协调处理是协调装置130在本装置所属的最上位层次上实施存储器利用请求的协调，并作为其协调结果，将最优先存储器利用请求命令输出给存储器控制部118的处理。

最后协调处理之中，步骤S800～步骤S830的处理和在分层次协调处理的步骤S700～步骤S730的处理中，将协调结果输出控制部403替换成协调结果输出控制部603后的处理相同。从而，省略有关这些处理的说明。

在步骤S830中，接收到的确认信号中含有的主机识别信息和接收到的第1命令中含有的主机识别信息一致时(步骤S830：Yes)，协调结果输出控制部603在下一时钟信号上升的定时内，将接收到的第2命令作为最优先存储器利用请求命令输出给存储器控制部118(步骤S835)。

在步骤S825中，在下一时钟信号上升的定时之前的期间中，没有从存储器控制部118接收到确认信号的情况下(步骤S825：No)，或者在步骤S830中，接收到的确认信号中含有的主机识别信息和接收到的第1命令中含有的主机识别信息不一致的情况下(步骤S830：No)，协调结果输出控制部603在下一时钟信号上升的定时内，将接收到的第1命令作为最优先存储器利用请求命令输出给存储器控制部118(步骤S840)。

在步骤S835的处理结束时，或者步骤S840的处理结束时，协调装置130再次返回步骤S800的处理，执行步骤S800以下的处理。

<协调处理>

在此，对于层次协调装置105进行的协调处理，一边使用具体例并参照附图一边进行说明。

图9是用来说明协调处理的具体例中系统LSI100内部信号的时间图。

这里使用的具体例以下述情形为例，该情形为，在时刻A，第3协调装置131B作为第1协调候选存储器利用请求命令输出了命令Ca910(对外部存储器101的读出请求命令)，作为第2协调候选存储器利用请求命令输出了命令Cb920(对外部存储器101的读出请求命令)的情况下，在从时刻A到时刻C的期间内，从哪个主机都没有发放新的存储器利用请求命令。

若在时刻A，第3协调装置131B作为第1协调候选存储器利用请求命令将命令Ca910，并作为第2协调候选存储器利用请求命令将命令Cb920，输出给了第2协调装置131A，则第2协调装置131A一达到作为下一时钟信号上升的定时的时刻A1，就作为第1协调候选存储器利用请求命令将命令Ca911，并作为第2协调候选存储器利用请求命令将命令Cb921，输出给第1协调装置130。

一达到时刻A2，第1协调装置130就将命令Ca912作为最优先命令，输出给存储器控制部118。

一达到时刻B，存储器控制部118就将包括命令Ca912中含有的主机识别信息在内的确认信号ack_a930输出给全部的协调装置，并且在外部存储器101的存储区域之中，从命令Ca912中含有的开始地址使用2周期读出64Byte的存储区域中所存储的数据Da940，使用2周期输出至总线宽度32Byte的主干总线120。

从存储器控制部118所输出的确认信号ack_a930在从时刻B到时刻B1的期间之内，由全部的协调装置130进行接收。

接收到从存储器控制部118所输出的确认信号ack_a930后的第1协调装置130一达到时刻B1，就将要输出的最优先命令从命令Ca912变换为命令Cb924，进行输出。

一达到时刻C，存储器控制部118就将包括命令Cb924中含有的主机识别信息在内的确认信号ack_b931输出给全部的协调装置，并且在外部存储器101的存储区域之中，从命令Cb924中含有的开始地址使用2周期读出64Byte的存储区域中所存储的数据Db941，使用2周期输出至总线宽度32Byte的主干总线120。

这样，存储器控制部118因为从外部存储器101连续读出数据Da940和数据Db941，输出至主干总线120，所以在外部存储器101输出数据Da940的期间和输出数据Db941的期间之间不发生泡沫现象。

<以往例中的协调处理>

为了说明由层次协调装置105进行的协调处理和由以往型的层次协调装置进行的以往协调处理之间的不同点，将对于以往型的层次协调装置进行的以往协调处理，一边使用具体例并参照附图一边进行说明。

在此，将下述情形下协调处理的具体例设为以往型的协调装置层次协调装置进行的以往协调处理的具体例，进行说明，上述情形为，构成层次协调装置105的协调装置130、协调装置131A～协调装置131C被功能限制为在所受理的存储器利用请求之中只将优先级第1高的存储器利用请求输出至上位侧层次的协调装置，不输出优先级第2高的存储器利用请求。

图10是用来说明协调处理的具体例中具有功能限制后的协调装置130、功能限制后的协调装置131A～协调装置131C的系统LSI100的内部信号的时间图。

这里使用的具体例以下述情形为例，该情形为，在时刻A，功能限制后的第3协调装置131B作为第1协调候选存储器利用请求命令输出了命令Ca1010(对外部存储器101的读出请求命令)的情况下，在从时刻A到时刻C的期间内，从哪个主机都没有发放新的存储器利用请求命令。

但是，功能限制后的第3协调装置131B在时刻A，已经存储作为与命令Ca相比优先权低的命令的命令Cb，而因为功能受到限制，所以其状态为无法作为第2协调存储器利用请求命令进行输出。

若在时刻A，功能限制后的第3协调装置131B作为第1协调候选命令将命令Ca1010输出给了功能限制后的第2协调装置131A，则功能限制后的第2协调装置131A一达到时刻A1，就作为第1协调候选命令将命令Ca1011输出给功能限制后的第1协调装置130。

一达到时刻A2，功能限制后的第1协调装置130就将命令Ca1012作为最优先命令，输出给存储器控制部118。

一达到时刻B，存储器控制部118就将包括命令Ca1012中含有的主机识别信息在内的确认信号ack_a1030输出给全部的功能限制后的协调装置，并且在外部存储器101的存储区域之中，从命令Ca1012中含有的开始地址使用2周期读出64Byte的存储区域中所存储的数据Da1040，输出至主干总线120。

接收到从存储器控制部118所输出的确认信号ack_a1030后的功能限制后的第3协调装置131B在时刻B1输出命令Cb1020。

若功能限制后的第3协调装置131B作为第1协调候选命令将命令Cb1020输出给了功能限制后的第2协调装置131A，则功能限制后的第2协调装置131A一达到时刻C，就作为第1协调候选命令将命令Ca1011输出给功能限制后的第1协调装置130。

一达到时刻C1，功能限制后的第1协调装置130就将命令Cb1022作为最优先命令，输出给存储器控制部118。

一达到时刻D，存储器控制部118就将包括命令Cb1022中含有的主机识别信息在内的确认信号ack_b1031输出给全部的功能限制后的协调装置，并且在外部存储器101的存储区域之中，从命令Cb1022中含有的开始地址使用2周期读出64Byte的存储区域中所存储的数据Db1042，输出至主干总线120。

这样，存储器控制部118在从外部存储器101读出数据Da1040和数据Db1042的期间，发生2周期不输出数据的期间(发生2周期泡沫现象)。

也就是说，在作为下述4周期和2周期之差的2周期的期间内，发生泡沫现象，该4周期是从功能限制后的第3协调装置131B输出协调结果到输出下一协调结果的期间(功能限制后的第3协调装置131B的延迟)，该2周期是主机利用外部存储器101的期间。

<总结>

根据上述的系统LSI100，如同上述具体例中所示的那样，例如在从第3协调装置131B输出协调结果到输出下一协调结果的期间(第3协调装置131B的延迟)为4周期的情况下，即便主机利用外部存储器101的期间为2周期，也能够以不再发生在以往例中曾发生的泡沫现象这样的形式，与以往相比减少泡沫现象的发生频率。

虽然还考虑将64Byte的数据大小形成为更大的128Byte等的方法，但是这种情况下总线接口部的数据缓存器的容量变大，电路面积成本增加。另外，由于因使数据大小成为128Byte而占据4周期的外部存储器，因此处理器等优先级高并且从存储器访问请求开始数据响应时间短直接关系到性能的主机其性能变坏。

从而，系统LSI100的各主机可以比以往更高效地利用外部存储器101。

该系统LSI100因为具备下述主机，可以高效地利用外部存储器101，上述主机具有与图像处理有关的功能，所以例如有用的是，能在蓝光记录系统之类的利用存储器进行图像处理的系统等中利用。

<实施方式2>

下面，作为本发明所涉及的协调装置一个实施方式，对于将实施方式1所涉及的系统LSI100的一部分变形后的实施方式2所涉及的第1变形系统LSI，进行说明。

第1变形系统LSI是构成的协调装置之中，从输出第1协调存储器利用请求命令，到接收其作为针对第1协调存储器利用请求命令的响应信号的确认信号所需要的延迟时间达不到预定时间以上的协调装置作为第2协调存储器利用请求命令总是输出全0的信号这样的例子。

形成为这种结构的原因是，在协调装置中，从输出第1协调存储器利用请求命令到接收其作为针对第1协调存储器利用命令的响应信号的确认信号并输出下一第1协调存储器利用请求命令为止的时钟周期数成为因主机而产生的存储器的利用时钟周期数以下的情况下，即便该协调装置不输出第2协调存储器利用请求命令，也不发生上述的泡沫现象。

下面，对于本实施方式2所涉及的第1变形系统LSI的结构，以和实施方式1所涉及的系统LSI100之间的不同点为中心，一边参照附图一边进行说明。

<结构>

实施方式2所涉及的第1变形系统LSI和实施方式1所涉及的系统LSI之间的不同点为，(1)协调装置131被变更成协调装置1131，(2)由各主机做出的对存储区域的写入大小及读出大小被从64Byte的固定长度变更成96Byte的固定长度。

由于主干总线120的总线宽度是32Byte，因而在传送96Byte的数据时，主干总线120使用3周期进行数据的传送。

图11是协调装置1131的结构图。

协调装置1131是使实施方式1中的协调装置131一部分变形后的装置，从协调装置131使协调部141变更为协调部1141。

协调部1141是使实施方式1中的协调部141一部分变形后的单元，在协调部141中添加设定寄存器1104，使协调结果输出控制部403变更为协调结果输出控制部1103。

设定寄存器1104连接于处理器110和协调结果输出控制部1103上，具有存储由处理器110设定的时钟周期数的功能。

这里，所谓由处理器110设定的时钟周期数是指，在协调部1141所属的协调装置1131输出了第1协调存储器利用请求命令的情况下接收其作为针对第1协调存储器利用请求命令的响应信号的确认信号时，从输出其第1协调存储器利用请求命令，到接收其确认信号所需要的时钟周期数。

协调结果输出控制部1103连接于第1候选协调部400、第2候选协调部402、存储器控制部118、第1协调候选信号线A411A、第2协调候选信号线A412A和设定寄存器1104上，和时钟信号同步进行动作，具备下面的3个功能。

功能1：在从第1候选协调部400接收到第1命令，从第2候选协调部402接收到第2命令的情况下，不在接收到这些命令的时钟周期的期间中从存储器控制部118接收包括第1命令中含有的主机识别信息在内的确认信号时，如果设定寄存器1104中所设定的时钟周期数是预定值4以上，则在下一时钟信号上升的定时内，将第1命令作为第1协调候选存储器利用请求命令输出至第1协调候选信号线A411A，将第2命令作为第2协调候选存储器利用请求命令输出至第2协调候选信号线A412A的功能。

功能2：在从第1候选协调部400接收到第1命令，从第2候选协调部402接收到第2命令的情况下，不在接收到这些命令的时钟周期的期间中从存储器控制部118接收包括第1命令中含有的主机识别信息在内的确认信号时，如果设定寄存器1104中所设定的时钟周期数不是预定值4以上，则将第1命令作为第1协调候选存储器利用请求命令输出至第1协调候选信号线A411A，将全0的信号作为第2协调候选存储器利用请求命令输出至第2协调候选信号线A412A的功能。

功能3：在从第1候选协调部400接收到第1命令，从第2候选协调部402接收到第2命令的情况下，在接收到这些命令的时钟周期的期间中从存储器控制部118接收到包括第1命令中含有的主机识别信息在内的确认信号时，在下一时钟信号上升的定时内，将第2命令作为第1协调候选存储器利用请求命令输出至第1协调候选信号线A411A，将全0的信号作为第2协调候选存储器利用请求命令输出至第2协调候选信号线A412A的功能。

对于如上构成的第1变形系统LSI进行的动作，下面一边参照附图一边进行说明。

<动作>

在此，对于第1变形系统LSI实施的动作之中作为特征性动作的协调装置1131进行的第1变形分层次协调处理和实施方式2所涉及的层次协调装置进行的第1变形协调处理，进行说明。

<第1变形分层次协调处理>

第1变形分层次协调处理是使协调装置131进行的分层次协调处理一部分变形后的处理。

图12、图13是表示协调装置1131进行的第1变形分层次协调处理的流程图。

第1变形分层次协调处理之中，步骤S1200～步骤S1230的处理和在分层次协调处理的步骤S700～步骤S730的处理中，将协调结果输出控制部403替换成协调结果输出控制部1103后的处理相同。从而，省略有关这些处理的说明。

在步骤S1230中，接收到的确认信号中含有的主机识别信息和接收到的第1命令中含有的主机识别信息一致时(步骤S1230：Yes)，协调结果输出控制部1103在下一时钟信号上升的定时内，将接收到的第2命令作为第1协调候选存储器利用请求命令输出给下一层次的协调装置1131，将表示存储器利用请求命令不存在之意的全0的信号作为第2协调候选存储器利用请求命令，输出给下一层次的协调装置1131(步骤S1300)。

在步骤S1225中，在下一时钟信号上升的定时之前的期间中，没有从存储器控制部118接收到确认信号的情况下(步骤S1225：No)，或者在步骤S1230中，接收到的确认信号中含有的主机识别信息和接收到的第1命令中含有的主机识别信息不一致的情况下(步骤S1230：No)，协调结果输出控制部1103检查设定寄存器1104中所设定的时钟周期数是否为预定值4以上(步骤S1235)。

在步骤S1235中，设定寄存器1104中所设定的时钟周期数为4以上时(步骤S1235：Yes)，协调结果输出控制部1103在下一时钟信号上升的定时内，将接收到的第1命令作为第1协调候选存储器利用请求命令输出给下一层次的协调装置1131，将接收到的第2命令作为第2协调候选存储器利用请求命令输出给下一层次的协调装置1131(步骤S1305)。

在步骤S1235中，设定寄存器1104中所设定的时钟周期数不是4以上时(步骤S1235：No)，协调结果输出控制部1103在下一时钟信号上升的定时内，将接收到的第1命令作为第1协调候选存储器利用请求命令输出给下一层次的协调装置1131，将表示存储器利用请求命令不存在之意的全0的信号作为第2协调候选存储器利用请求命令，输出给下一层次的协调装置1131(步骤S1310)。

<第1变形协调处理>

在此，对于实施方式2所涉及的层次协调装置进行的第1变形协调处理，一边使用具体例并参照附图一边进行说明。

图14是用来说明第1变形协调处理的具备例中的第1变形系统LSI内部信号的时间图。

这时使用的具体例以下述情形为例，该情形为，在时刻A，第3协调装置1131B作为第1协调候选存储器利用请求命令输出了命令Ca1410(对外部存储器101的读出请求命令)，作为第2协调候选存储器利用请求命令输出了命令Cb1420(对外部存储器101的读出请求命令)的情况下，在从时刻A到时刻C的期间内，从哪个主机都没有发放新的存储器利用请求命令。

若在时刻A，第3协调装置1131B分别作为第1协调候选存储器利用请求命令将命令Ca1410，并作为第2协调候选存储器利用请求命令将命令Cb1420，输出给了第2协调装置1131A，则第2协调装置1131A一达到作为下一时钟信号上升的定时的时刻A1，就分别作为第1协调候选存储器利用请求命令将命令Ca1411，并作为第2协调候选存储器利用请求命令将全0的信号，输出给第1协调装置130。

一达到时刻A2，第1协调装置130就将命令Ca1412作为最优先命令，输出给存储器控制部118。

一达到时刻B，存储器控制部118就将包括命令Ca1412中含有的主机识别信息在内的确认信号ack_a1430输出全部的协调装置，并且在外部存储器101的存储区域之中，从命令Ca1412中含有的开始地址使用3周期读出96Byte的存储区域中所存储的数据Da1440，使用3周期输出至总线宽度32Byte的主干总线120。

从存储器控制部118所输出的确认信号ack_a1430在从时刻B到时刻B1的期间之内，由全部的协调装置130进行接收。

接收到从存储器控制部118所输出的确认信号ack_a1430后的第2协调装置1131A一达到时刻B1，就将要输出的最优先命令从命令Ca912变换为命令Cb1422，进行输出。

一达到时刻B2，第1协调装置130就将命令Cb1423作为最优先命令，输出给存储器控制部118。

一达到时刻C，存储器控制部118就将包括命令Cb1423中含有的主机识别信息在内的确认信号ack_b1431输出给全部的协调装置，并且在外部存储器101的存储区域之中，从命令Cb1424中含有的开始地址使用3周期读出96Byte的存储区域中所存储的数据Db1441，使用3周期输出至总线宽度32Byte的主干总线120。

这样，存储器控制部118因为从外部存储器101，连续读出数据Da1440和数据Db1441，输出至主干总线120，所以在外部存储器101输出数据Da1440的期间和输出数据Db1441的期间之间不发生泡沫现象。

<总结>

根据上述的第1变形系统LSI，如同上述具体例中所示的那样，例如在从第3协调装置1131B输出协调结果到输出下一协调结果的期间(第3协调装置1131B的延迟)为4周期的情况下，即便主机利用外部存储器101的期间为3周期，也不发生泡沫现象。

虽然上述结构在全部主机中设为相同的固定数据长度96Byte，进行了说明，但是在实际的结构中，也可以按每个主机选择不同的固定数据长度，那种情况下设定寄存器只存在主机的个数。

再者，根据上述的第1变形系统LSI，由于第2协调装置1131A作为第2协调存储器利用请求命令总是输出全0的信号，因而与第2协调装置作为第2协调存储器利用请求命令输出全0的信号以外的信号之结构相比，可以减少消耗电力。

<实施方式3>

下面，作为本发明所涉及的协调装置一个实施方式，对于将实施方式2所涉及的第1变形系统LSI一部分变形后的实施方式3所涉及的第2变形系统LSI，进行说明。

第2变形系统LSI为，在构成的各协调装置从输出第1协调存储器利用请求命令到接收其作为针对第1协调存储器利用请求命令的响应信号的确认信号并输出下一第1协调存储器利用请求命令为止的时钟周期数为因主机而产生的存储器利用时钟周期数以下时，不输出第2协调存储器利用请求命令。

在第1变形系统LSI中，由各主机做出的对存储区域的访问是96Byte的固定长度大小，而在第2变形系统LSI中，由各主机做出的对存储区域的访问为可变长度大小。

下面，对于本实施方式3所涉及的第2变形系统LSI的结构，以和实施方式2所涉及的第1变形系统LSI之间的不同点为中心，一边参照附图一边进行说明。

<结构>

实施方式3所涉及的第2变形系统LSI和实施方式2所涉及的第1变形系统LSI之间的不同点为，(1)协调装置1131被变更成协调装置1631，(2)由各主机做出的对存储区域的写入及读出被变更成以32Byte为单位的可变长度访问。

图15是各主机输出的存储器利用请求命令的数据结构图。

如同图所示，存储器利用请求命令包括开始地址1501、突发长度信息1502、主机识别信息1503和指令类型信息1504。

开始地址1501和实施方式1中的开始地址1201相同，主机识别信息1503和实施方式1中的主机识别信息202相同，指令类型信息1504和实施方式1中的指令类型信息203相同。从而，省略有关它们的说明。

突发长度信息1502是6位的数据，用来以32Byte单位表示要利用的存储区域的大小。

例如，在要利用的存储区域的大小为96Byte时，为“000011”。

图16是协调装置1631的结构图。

协调装置1631是使实施方式2中协调装置1131的一部分变形后的装置，从协调装置1131使协调部1141变更成协调部1641。

协调部1641是使实施方式2中协调部1141的一部分变形后的单元，从协调部1141使协调结果输出控制部1103变更成协调结果输出控制部1603。

协调结果输出控制部1603连接于第1候选协调部400、第2候选协调部402、存储器控制部118、第1协调候选信号线A411A、第2协调候选信号线A412A和设定寄存器1104上，和时钟信号同步进行动作，具备下面的3个功能。

功能1：在从第1候选协调部400接收到第1命令，从第2候选协调部402接收到第2命令的情况下，不在接收到这些命令的时钟周期的期间中从存储器控制部118接收包括第1命令中含有的主机识别信息在内的确认信号时，如果第1命令中含有的突发长度信息的值比设定寄存器1104中所设定的时钟周期数大，则在下一时钟信号上升的定时内，将第1命令作为第1协调候选存储器利用请求命令输出至第1协调候选信号线A411A，将第2命令作为第2协调候选存储器利用请求命令输出至第2协调候选信号线A412A的功能。

功能2：在从第1候选协调部400接收到第1命令，从第2候选协调部402接收到第2命令的情况下，不在接收到这些命令的时钟周期的期间中从存储器控制部118接收包括第1命令中含有的主机识别信息在内的确认信号时，如果第1命令中含有的突发长度信息的值不比设定寄存器1104中所设定的时钟周期数大，则将第1命令作为第1协调候选存储器利用请求命令输出至第1协调候选信号线A411A，将全0的信号作为第2协调候选存储器利用请求命令输出至第2协调候选信号线A412A的功能。

功能3：在从第1候选协调部400接收到第1命令，从第2候选协调部402接收到第2命令的情况下，在接收到这些命令的时钟周期的期间中从存储器控制部118接收到包括第1命令中含有的主机识别信息在内的确认信号时，在下一时钟信号上升的定时内，将第2命令作为第1协调候选存储器利用请求命令输出至第1协调候选信号线A411A，将全0的信号作为第2协调候选存储器利用请求命令输出至第2协调候选信号线A412A的功能。

对于如上构成的第2变形系统LSI实施的动作，下面一边参照附图一边进行说明。

<动作>

在此，对于第2变形系统LSI实施的动作之中作为特征性动作的协调装置1631进行的第2变形分层次协调处理，进行说明。

<第2变形分层次协调处理>

第2变形分层次协调处理是使协调装置1131进行的分层次协调处理一部分变形后的处理。

图17、图18是表示协调装置1631进行的第2变形分层次协调处理的流程图。

第2变形分层次协调处理之中，步骤S1700～步骤S1730的处理和在第1变形分层次协调处理的步骤S1200～步骤S1230的处理中，将协调结果输出控制部1103替换成协调结果输出控制部1603后的处理相同。从而，省略有关这些处理的说明。

在步骤S1730中，接收到的确认信号中含有的主机识别信息和接收到的第1命令中含有的主机识别信息一致时(步骤S1730：Yes)，协调结果输出控制部1603在下一时钟信号上升的定时内，将接收到的第2命令作为第1协调候选存储器利用请求命令输出给下一层次的协调装置1631，将表示存储器利用请求命令不存在之意的全0的信号作为第2协调候选存储器利用请求命令，输出给下一层次的协调装置1631(步骤S1800)。

在步骤S1725中，在下一时钟信号上升的定时之前的期间中，没有从存储器控制部118接收到确认信号的情况下(步骤S1725：No)，或者在步骤S1730中，接收到的确认信号中含有的主机识别信息和接收到的第1命令中含有的主机识别信息不一致的情况下(步骤S1730：No)，协调结果输出控制部1603比较第1命令中含有的突发长度信息的值和设定寄存器1104中所设定的时钟周期数(步骤S1735)。

在步骤S1725中，第1命令中含有的突发长度信息的值比设定寄存器1104中所设定的时钟周期数大时(步骤S1735：Yes)，协调结果输出控制部1603在下一时钟信号上升的定时内，将接收到的第1命令作为第1协调候选存储器利用请求命令输出给下一层次的协调装置1631，将接收到的第2命令作为第2协调候选存储器利用请求命令输出给下一层次的协调装置1631(步骤S1805)。

在步骤S1725中，第1命令中含有的突发长度信息的值不比设定寄存器1104中所设定的时钟周期数大时(步骤S1735：No)，协调结果输出控制部1603在下一时钟信号上升的定时内，将接收到的第1命令作为第1协调候选存储器利用请求命令输出给下一层次的协调装置1631，将表示存储器利用请求命令不存在之意的全0的信号作为第2协调候选存储器利用请求命令，输出给下一层次的协调装置1631(步骤S1810)。

<总结>

根据上述的第2变形系统LSI，协调装置1631在从输出第1协调存储器利用请求命令到接收其作为针对第1协调存储器利用请求命令的响应信号的确认信号并输出下一第1协调存储器利用请求命令为止的时钟周期数变得不比因主机而产生的存储器的利用时钟周期数大时，由于作为第2协调存储器利用请求命令输出全0的信号，因而与各协调装置作为第2协调存储器利用请求命令输出全0的信号以外的信号之结构相比，可以减少消耗电力。

<补充>

上面，作为本发明所涉及的协调装置一个实施方式，使用实施方式1～实施方式3，对于具备层次协调装置的系统LSI进行了说明，但是也可以如下进行变通，当然本发明不限于象上述实施方式所示的那样的协调装置。

(1)在实施方式1中，虽然对于将处理器、输出图像引擎、加密引擎、数据流引擎、解码器、编码器和高画质引擎作为主机的例子，进行了说明，但是不需要必须限定为它们，例如只要是图像再生装置、数字调谐器等之类的具有以从机为资源加以利用的功能的设备，不论是何种设备都可以成为主机。

(2)在实施方式1中，虽然对于将外部存储器作为从机的例子，进行了说明，但是不需要必须限定为外部存储器，例如只要是内置存储器、加密引擎、解码器、图像再生装置、数字调谐器、DA(Digital to Analog)变换机、USB(Universal Serial Bus)接口、乘法电路等之类的具有由主机利用的功能的设备，不论是何种设备都可以成为从机。

(3)在实施方式1中，虽然主干总线120是32Byte的双向总线，但是不需要必须限定为双向总线，例如只要是具有下述结构的总线、具有环形结构的总线及具有纵横式结构的总线之类的具有传输数据的功能的总线，不论是哪种类型的总线都可以成为主干总线，上述结构由将从机的数据传输到主机的信号线群和将主机的数据传输到从机的信号线群的2种信号线群构成。

另外，主干总线120的总线宽度并不一定限定为32Byte，例如也可以是4Byte、256Byte等。

(4)在实施方式1中，虽然对于层次协调装置105串联连接4个协调装置的结构例，进行了说明，但是只要是串联连接2个以上协调装置的结构，则串联连接的协调装置的数量不一定限于4，例如也可以是3或6。

(5)在实施方式1中，协调装置131虽然以能够输出优先级第1高的存储器利用请求命令和优先级第2高的存储器利用请求命令的2个存储器利用请求命令的结构为例，进行了说明，但是只要是可以输出优先级第1高的存储器利用请求命令和优先级第2高的存储器利用请求命令的结构，则也可以是，还能够输出优先级第3高以后的存储器利用请求命令的结构。

(6)在实施方式1中，虽然第1候选协调部400和第2候选协调部402作为选择优先级第1高的存储器利用请求命令的算法，表示出作为根据与预定的优先权有关的信息来实施的算法的例子，但是例如象EDF(EarliestDeadline First)方法之类的算法那样，只要是可以唯一选择优先级第1高的存储器利用请求命令的算法，则也可以不必是根据与预定的优先权有关的信息来选择优先级第1高的存储器利用请求命令的算法。

(7)在实施方式1中，从存储器控制部118输出的确认信号虽然说明了在输出的时钟周期中由全部的协调装置进行接收的结构例，但是不需要必须是在输出的时钟周期中由全部的协调装置进行接收的结构，只要是由全部的协调装置进行接收的结构就可以。

例如，要考虑按照距存储器控制部118的物理距离，越是物理距离较大的协调装置，从输出确认信号到接收其确认信号的时钟周期数变得越大这样的结构。

(8)在实施方式1中，虽然使用构成系统LSI100的结构要件被集成在作为1个LSI的系统LSI100上的例子，进行了说明，但是只要是可以实现和系统LSI100相同的功能的系统，则不需要必须集成在1个LSI上，例如也可以是结构要件的各自分别被集成在相互不同的LSI上的结构。

(9)实施方式1～实施方式3中所说明的系统LSI100、第1变形系统LSI、第2变形系统LSI例如有用的是，能由蓝光记录系统、移动电话机、车载终端等之类的各种系统利用。

图19是利用了系统LSI100的蓝光记录系统1900的结构图。

(10)实施方式1～实施方式3中所说明的系统LSI100虽然说明了第1协调装置130、第2协调装置131A～第4协调装置131C与相互通用的时钟信号同步进行动作的例子，但是不需要必须限定为各协调装置与相互通用的时钟信号同步进行动作的结构。

例如，既可以由各协调装置分别与相互独立的频率的时钟信号同步进行动作，再者也可以由构成协调装置的各结构要件分别与相互独立的频率的时钟信号同步进行动作。

(11)实施方式1～实施方式3中所说明的系统LSI100虽然说明了第2协调装置131A～第4协调装置131C使用第1协调候选信号线来输出第1协调候选存储器利用请求命令，使用第2协调候选信号线来输出第2协调候选存储器利用请求命令的结构例，但是不需要必须限定为使用相互不同的2条信号线，来输出第1协调候选存储器利用请求命令和第2协调候选存储器利用请求命令的结构。

例如，也可以是由各协调装置使用1条信号线，并使用2时钟周期以串行的方式输出第1协调候选存储器利用请求命令和第2协调候选存储器利用请求命令的结构。

产业上的可利用性

本发明可以在多个主机共享作为从机的资源的系统中广泛利用。

符号说明

100系统LSI

101外部存储器

105层次协调装置

110处理器

111输出图像引擎

112加密引擎

113数据流引擎

114解码器A

115解码器B

116编码器

117高画质引擎

118存储器控制部

120主干总线

130第1协调装置

131A  第2协调装置

131B  第3协调装置

131C  第4协调装置

140   协调部

141A～141C  协调部

150A～150D  总线接口部

161A～161C  第1协调候选信号线

162A～162C  第2协调候选信号线