实现伪随机码相位偏移的装置及其生成伪随机码的方法

摘要

本发明公开了一种实现伪随机码相位偏移的装置及其生成伪随机码的方法，其装置包括线性反馈移位寄存器A、与门阵列B、掩码存储器C和异或门D；线性反馈移位寄存器A为一个通用伪随机码发生器；掩码存储器C读地址与相位偏移值相对应，存储的内容为所需相位偏移值对应的掩码，掩码的各个比特与线性反馈移位寄存器A中的各个寄存器一一对应；线性反馈移位寄存器A的各个寄存器输出与对应的掩码存储器C的掩码各比特输出作为与门阵列B的输入，与门阵列B的输出作为异或门D的输入，异或门D的输出即为所需相位偏移的伪随机码。采用本发明提出的装置和方法，可以直接由PN码生成器的当前相位得到所需相位偏移m后的PN码，节省了PN码生成的时间。

说明书

技术领域

本发明涉及数据通信领域，特别涉及实现伪随机(PN)码相位移位的方法和装置。

背景技术

码分多址及宽带码分多址制式的通信技术目前得到了广泛的应用，可以为人们提供话音、数据、多媒体等多种业务。在码分多址制式的通信中，发送端的数据通过PN码加扰后进行发送，在接收端通过使用同样的PN码进行解扰。在系统实现时，经常需要使用当前PN码某个相位偏移后的PN码。

PN码的实现结构通常使用线性反馈移位寄存器，图1为PN码生成器的通用电路结构，由移位寄存器和异或门组成。PN码生成器每个时钟生成一个PN码，如果要使用某个相位偏移后的PN码，比如256个相位偏移，则需要将PN码产生器先运行256个时钟，才能生成需要使用的PN码，而在这256个时钟内生成的PN码是无用的，系统其他模块为了得到可用的PN码，不得不等待，这样会导致系统处于空闲状态，从而降低了系统的处理能力。

发明内容

本发明的目的就是提出一种无需运行多余的时钟，直接从PN码生成器输出所需相位偏移后的PN码的装置和方法。

一种实现伪随机码相位偏移的装置，包括线性反馈移位寄存器A、与门阵列B、掩码存储器C和异或门D；所述线性反馈移位寄存器A为一个通用伪随机码发生器；掩码存储器C读地址与相位偏移值相对应，存储的内容为所需相位偏移值对应的掩码，掩码的各个比特与线性反馈移位寄存器A中的各个寄存器一一对应；线性反馈移位寄存器A的各个寄存器输出与对应的掩码存储器C的掩码各比特输出作为与门阵列B的输入，与门阵列B的输出作为异或门D的输入，异或门D的输出即为所需相位偏移的伪随机码。

利用上述装置生成相位偏移后的伪随机码的方法，包括下列步骤：

步骤一、确定所需相位偏移的所有取值；

步骤二、根据需要用到的相位偏移和伪随机码的生成多项式确定各个相位偏移对应的掩码；

步骤三、将得到的所有掩码存入掩码存储器中；

步骤四、根据相位偏移构造读地址，读取掩码存储器，得到掩码；

步骤五、将步骤四中得到的掩码的各比特与对应的线形反馈移位寄存器的各个寄存器进行与门阵列操作；

步骤六、将与门阵列的所有输出比特进行异或操作，即得到相位偏移后的伪随机码。

采用本发明提出的装置和方法，与现有技术相比，在希望使用相位偏移m后的PN码时，不需要对PN码生成器先运行m个多余的时钟，可以直接由PN码生成器的当前相位得到所需相位偏移m后的PN码，节省了PN码生成器的时间，去除了由于PN码生成器占用多余时间对系统造成的影响。当所需的掩码存放在ROM(只读存储器)中，并且所需偏移值不多时，本方案与现有技术相比增添的电路消耗非常少，对于大规模集成电路而言可以忽略不计。

附图说明

图1是通用的伪随机码发生器的电路原理图；

图2是本发明提出的实现伪随机码相位偏移的装置的电路原理图；

图3是一个3阶的伪随机码发生器的电路原理图；

图4是本发明提出的方法的流程图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。

图1已经在背景技术中进行过说明。

在说明本发明之前，先对本发明的原理作一个简要的说明。生成PN码的线性反馈移位寄存器在数学上可表示为一个生成多项式G(x)，其输出为一个m序列。

为了直观地说明，取G(x)＝x³+x+1，即一个3次多项式，其输出序列的周期为2³-1＝7。因为m序列为周期序列，因此相位偏移的取值有0～6共7种，其电路实现为图3所示，其输出为E-1，此时的相位偏移为0，当需要输出1个相位偏移后的PN码时，可以直接输出E-2，因为E-2是E-1寄存一拍前的值；同理，相位偏移为2时，可以直接输出E-3；相位偏移为3时，输出E-4，即E-1与E-2的异或；相位偏移为4时，输出E-2与E-3的异或；相位偏移为5时，输出为E-1、E-2与E-3的异或；相位偏移为6时，输出E-1与E-3的异或。

综合以上各种情况，可以根据不同相位偏移时需要用哪几个寄存器做异或来构造掩码，使用线性反馈移位寄存器与此掩码做与阵列操作后再异或输出。上述7种情况需要参加异或运算的寄存器和掩码分别列表如下，这里将需要参加异或运算的寄存器称为抽头。

  相位偏移  抽头 掩码(2进制)  0  E-1 001  1  E-2 010  2  E-3 100  3  E-2、E-1 011  4  E-3、E-2 110  5  E-3、E-2、E-1 111  6  E-3、E-1 101

对于相位偏移值大于6或小于0的情况，可以先对7求余，然后根据此余数来确定所需的掩码，比如相位偏移为12时，余数为5，相位偏移为-3时，余数为4。

对于生成多项式为其他情况的PN码生成器，可根据上述方法得到各种相位偏移对应的掩码。上面的推导掩码的过程也可以通过数学多项式除法计算得到。

图2是本发明提出的实现伪随机码相位偏移的装置的电路原理图，如图2所示，本发明提出的实现伪随机码相位偏移的装置，包括线性反馈移位寄存器A、与门阵列B、掩码存储器C和异或门D；所述线性反馈移位寄存器A为一个通用伪随机码发生器；掩码存储器C可以是只读存储器或可读写存储器，其读地址与相位偏移值相对应，存储的内容为所需相位偏移值对应的掩码，掩码的各个比特与线性反馈移位寄存器A中的各个寄存器一一对应；线性反馈移位寄存器A的各个寄存器输出与对应的掩码存储器C的掩码各比特输出作为与门阵列B的输入，与门阵列B的输出作为异或门D的输入，异或门D的输出即为所需相位偏移的伪随机码。

图4是使用图2中的装置生成相位偏移后的伪随机码的流程图，如图所示，包括下列步骤：

步骤一、确定所需相位偏移的所有取值。

步骤二、根据需要用到的相位偏移和伪随机码的生成多项式确定各个相位偏移对应的掩码。

步骤三、将得到的所有掩码存入掩码存储器中。

步骤四、根据相位偏移构造读地址，读取掩码存储器，得到掩码。

步骤五、将步骤四中得到的掩码的各比特与对应的线形反馈移位寄存器的各个寄存器进行与门阵列操作；如图2所示，与门阵列为B，线形反馈移位寄存器的各个寄存器为A-1，...，A-n，掩码存储器的输出为C-1，...，C-n，A-1和C-1作为与门B-1的输入，...，A-n和C-n作为与门B-n的输入。

步骤六、将与门阵列的所有输出比特进行异或操作，即B-1，...，B-n的输出做异或操作，即得到相位偏移后的伪随机码。

下面结合图3，以生成多项式G(x)＝x³+x+1的PN码发生器为例，说明使用数学多项式除法得到掩码的方法。其原理为：如果所需相位偏移值为n，以xⁿ为被除数，以G(x)为除数做多项式除法，得到余式，根据余数得到此相位偏移对应于G(x)的掩码，即判断余式中各项的系数，系数为0时掩码为0，系数为1时掩码为1。下面以相位偏移为4的情况进行说明。

如果所需相位偏移为4，x⁴除以x³+x+1的余数为x²+x，则其掩码为110，其推导公式如下：

相位偏移为6时，x⁶除以x³+x+1的余数为x²+1，其掩码为101，相位偏移值为其他情况时类似，可通过此方法得到对应的掩码。

如果所需的相位偏移值有：0、2、4、6共四种，可以以相位偏移0作为地址0，相位偏移2作为地址1，相位偏移4作为地址2，相位偏移6作为地址3构造下面的只读存储器ROM。

  地址 ROM内容  0 001  1 100  2 110  3 101

如果不使用ROM，而使用可读写RAM时，可以先将001写入RAM的地址0中，将100写入地址1中，将110写入地址2中，将101写入地址3中，然后以以相位偏移0作为地址0，相位偏移2作为地址1，相位偏移4作为地址2，相位偏移6作为地址3读取此RAM。