差分电路和模拟集成电路

摘要

本申请涉及一种差分电路和模拟集成电路，将差分电路中的差分管和负载管的分管设置在dummy管之间，并设置为第一差分管的分管到dummy管的分管的有源区长度等于第二差分管的分管到dummy管的分管的有源区长度，第一负载管的分管到dummy管的分管的有源区长度等于第二负载管的分管到dummy管的分管的有源区长度，使得第一差分管和第二差分管的分管周围的环境一致，以及第一负载管与第二负载管的分管周围的环境一致，从而获得良好的工艺匹配，降低加工过程中LOD效应对核心器件的影响。此外，利用dummy管使阱边缘远离差分管和负载管，从而降低WPE效应。如此，可保证在深亚微米工艺条件下有效降低LOD效应和WPE效应对电路的影响，提高了深亚微米工艺条件下的电路性能。