首页> 中国专利> BHT在具有可变长度指令集执行模式的处理器中的有效使用

BHT在具有可变长度指令集执行模式的处理器中的有效使用

摘要

在至少在具有第一最小指令长度的第一指令集执行模式及具有较小的第二最小指令长度的第二指令集执行模式中执行指令的处理器中形成行及计数器索引地址,所述行及计数器索引地址存取分支历史表(BHT)中的每一计数器且减少基于当前指令集执行模式而多路复用的索引地址位的数目。在一个实施例中,以使得在一个指令集执行模式中可针对每一存取给所述BHT的一半断电的方式布置BHT行内的计数器并给其加索引。

著录项

  • 公开/公告号CN101517534B

    专利类型发明专利

  • 公开/公告日2012-10-17

    原文格式PDF

  • 申请/专利权人 高通股份有限公司;

    申请/专利号CN200780034094.2

  • 申请日2007-09-28

  • 分类号G06F9/38(20060101);

  • 代理机构11287 北京律盟知识产权代理有限责任公司;

  • 代理人刘国伟

  • 地址 美国加利福尼亚州

  • 入库时间 2022-08-23 09:11:25

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2012-10-17

    授权

    授权

  • 2009-10-21

    实质审查的生效

    实质审查的生效

  • 2009-08-26

    公开

    公开

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号