内建耐力测试系统、老化测试装置及相应的耐力测试方法

摘要

本发明提出一种内建耐力测试系统、老化测试装置及相应的耐力测试方法，内建耐力测试系统包括一供电端、一接地端、一时钟端以及一输出端；所述内建耐力测试系统通过所述供电端、接地端和时钟端启动，并对一芯片进行耐力测试，并通过所述输出端输出耐力测试结果。老化测试装置包括整机测试板、安置在所述整机测试板上的至少一组芯片、集成在每一芯片中的内建耐力测试系统、接收内建耐力测试系统输出的耐力测试结果的解码器以及根据解码器输出的解码结果以确定不能实现耐力测试的芯片的终端测试设备，以解决每批次进行的耐力测试样品数量少、耐力测试周期过长，且无法自动判断芯片样品读取动能失效以及测试成本昂贵的问题。

说明书

技术领域

本发明属于电荷泵技术领域，尤其涉及一种内建耐力测试系统、老化测试 装置及相应的耐力测试方法。

背景技术

目前，由半导体老化测试板(burn in board)和高温设备(oven)组成的老化测试 装置对半导体芯片进行耐力测试，具体过程为：将芯片样品安置在半导体老化 测试板，在芯片外置耐力测试系统，将半导体老化测试板放置在高温设备上； 高温设备调节温度，进行一批次的耐力测试；至少更新半导体老化测试板上的 芯片样品两次，每次重复进行一批次耐力测试。

首先，为了获知半导体芯片的耐力状况，需通过耐力测试系统对几百个芯 片样品进行耐力测试，由于半导体老化测试板上最多可放置77个芯片样品，因 此必须进行分批次进行，而每批次的耐力测试都需要进行长达一个月，才能获 得这些半导体芯片的整体耐力测试结果，因此耐力测试周期过长。

其次，高温设备具有温度读取功能，而半导体老化测试板可以进行擦除和 写功能。当耐力测试进行到极限状态时，芯片样品已经出现读取功能失效状况， 由于高温设备和半导体老化测试板均无记录读取次数的功能，因此测试人员无 法知道芯片样品何时出现读取功能失效的时间以及哪种读取功能失效。为了掌 握芯片样品可能出现读取功能失效的时间点，需要测试人员以时钟每千次的规 律不得不中断耐力测试进行一次检测。

再次，由于传统的耐力测试系统外置于芯片会存在外置噪音，所述外置噪 音在进行耐力测试过程中，会对耐力性能测试造成影响，使耐力测试结果出现 误差。另外，传统的耐力测试系统的引脚为64个，封装成本增加。

最后，半导体老化测试板还需配合价格昂贵的终端测试设备接收耐力测试 结果，这种昂贵的终端测试设备是由科利登生产的、除Personal Kalos系列之外 的存储器测试平台。

因此，急需提供一种新的老化测试装置，以解决每批次进行的耐力测试样 品数量少、耐力测试周期过长，且无法自动判断芯片样品读取动能何时失效以 及测试成本昂贵的问题。

发明内容

本发明的目的是提供一种内建耐力测试系统、老化测试装置及相应的耐力 测试方法，以解决每批次进行的耐力测试样品数量少、耐力测试周期过长，且 无法自动判断芯片样品读取动能失效以及测试成本昂贵的问题。

为解决上述问题，本发明提供了一种内建耐力测试系统，包括：

一供电端，以接收供电电源；

一接地端，以接收地电压；

一时钟端，以接收时钟信号；以及

一输出端；

所述内建耐力测试系统通过所述供电端、接地端和时钟端启动，并对一芯 片进行耐力测试，并通过所述输出端输出耐力测试结果。

进一步的，所述内建耐力测试系统进行的所述耐力测试为：

芯片功能耐力测试，所述芯片功能耐力测试通过一芯片功能耐力测试模块 实现，并通过所述芯片功能耐力测试的输出端输出的芯片功能耐力测试结果判 断所述芯片是否正常；

擦除耐力测试，所述擦除耐力测试通过一擦除模块实现，并通过所述芯片 功能耐力测试的输出端输出的擦除耐力测试结果判断所述芯片是否擦除功能失 效；

读1耐力测试，所述读1耐力测试通过一读1模块实现，并通过所述芯片 功能耐力测试的输出端输出的读1耐力测试结果判断所述芯片是否读1功能失 效；

写0耐力测试，所述写0耐力测试通过一写0模块实现，并通过所述芯片 功能耐力测试的输出端输出的写0耐力测试结果判断所述芯片是否写0功能失 效；

读0耐力测试，所述读0耐力测试通过一读0模块实现，并通过所述芯片 功能耐力测试的输出端输出的读0耐力测试结果判断所述芯片是否读0功能失 效。

进一步的，当所述芯片功能耐力测试结果表示芯片正常时，所述擦除耐力 测试、读1耐力测试、写0耐力测试和读0耐力测试依次循环进行。

进一步的，所述内建耐力测试系统还包括一记录耐力测试次数的计数器， 所述时钟信号作为所述计数器的计数输入信号。

为了达到本发明的另一方面，还提供一种老化测试装置，包括：

整机测试板；

至少一组芯片，每组芯片中的每一芯片分别安置在所述整机测试板上；

内建耐力测试系统，所述内建耐力测试系统分别集成到所述每一芯片中， 每一所述内建耐力测试系统包括一供电端、一接地端、一时钟端以及一输出端， 各所述内建耐力测试系统中的供电端、接地端和时钟端分别相连接在一起，每 一所述内建耐力测试系统通过所述供电端、接地端和时钟端启动后对与其对应 的芯片进行耐力测试，并通过所述输出端输出耐力测试结果；

解码器，每一所述解码器分别对应接收一组所述芯片中的各内建耐力测试 系统输出端输出的耐力测试结果，并根据接收到的耐力测试结果输出一组解码 结果；

终端测试设备，所述终端测试设备根据各所述解码器输出的每组解码结果， 以确定不能实现耐力测试的芯片。

进一步的，当在所述整机测试板上安置一组芯片时，所述一组芯片的数目 为32个，所述解码器为32线-5线解码器。

进一步的，当在所述整机测试板上安置九组芯片时，所述每组芯片的数目 为32个，所述解码器为32线-5线解码器。

进一步的，当在所述整机测试板上安置一组芯片时，所述一组芯片的数目 为64个，所述解码器为64线-6线解码器。

进一步的，当在所述整机测试板上安置八组芯片时，所述每组芯片的数目 为64个，所述解码器为64线-6线解码器。

进一步的，所述老化测试装置中进行的所述耐力测试为：

芯片功能耐力测试，所述芯片功能耐力测试通过一芯片功能耐力测试模块 实现，并通过所述芯片功能耐力测试的输出端输出的芯片功能耐力测试结果判 断所述芯片是否正常；

擦除耐力测试，所述擦除耐力测试通过一擦除模块实现，并通过所述芯片 功能耐力测试的输出端输出的擦除耐力测试结果判断所述芯片是否擦除功能失 效；

读1耐力测试，所述读1耐力测试通过一读1模块实现，并通过所述芯片 功能耐力测试的输出端输出的读1耐力测试结果判断所述芯片是否读1功能失 效；

写0耐力测试，所述写0耐力测试通过一写0模块实现，并通过所述芯片 功能耐力测试的输出端输出的写0耐力测试结果判断所述芯片是否写0功能失 效；

读0耐力测试，所述读0耐力测试通过一读0模块实现，并通过所述芯片 功能耐力测试的输出端输出的读0耐力测试结果判断所述芯片是否读0功能失 效。

进一步的，当所述芯片功能耐力测试结果表示芯片正常时，所述擦除耐力 测试、读1耐力测试、写0耐力测试和读0耐力测试依次循环进行。

进一步的，还包括一记录耐力测试次数的计数器，所述计数器的一端与一 所述内建耐力测试系统的时钟端连接，所述计算器的另一端接收时钟信号。

进一步的，所述终端测试设备的型号为科利登生产的Personal Kalos系列的 存储器测试平台。

为了达到本发明的又一方面，还提供一种耐力测试方法，包括如下步骤：

提供一老化测试装置；

通过所述老化测试装置中的供电端、接地端和时钟端以启动所述内建耐力 测试系统；

每个所述内建耐力测试系统执行芯片功能耐力测试，当所述芯片功能测试 结果表示芯片正常时，对应芯片中的内建耐力测试系统依次循环进行擦除耐力 测试、读1耐力测试、写0耐力测试和读0耐力测试，并通过所述芯片中的内 建耐力测试系统输出端输出对应的耐力测试结果；

所述老化测试装置中的每个解码器分别对应接收一组芯片中的各内建耐力 测试系统输出端输出的耐力测试结果，并根据接收到的耐力测试结果输出一组 解码结果；

所述老化测试装置中的终端测试设备根据各所述解码器输出的每组解码结 果，以确定不能实现耐力测试的芯片。

由以上技术方案可知，本发明公开的一种内建耐力测试系统，由于所述内 建耐力测试系统仅需要对供电端、接地端、时钟端和输出端4个端口进行封装， 与传统的外置芯片的耐力测试系统相比较，封装简单，节省了封装成本。

并且，所述内建耐力测试系统通过计数器同步记录耐力测试的时钟信号脉 冲次数，可以准确知道芯片失效时间点，而无需测试人员以时钟每千次的规律 中断耐力测试进行一次检测，节省了耐力测试周期；又因为所述芯片功能耐力 测试最先执行，并且进行一次，然后依次循环进行所述擦除耐力测试、读1耐 力测试、写0耐力测试和读0耐力测试，因此可以进一步算出所记录的耐力测 试时钟信号脉冲次数中所对应的耐力测试中的类型，即当知道芯片失效时，亦 能推断获得芯片是何种功能失效。

本发明公开的一种老化测试装置及相应的耐力测试方法，由于所述整机测 试板上最多一次性可安装3000个芯片，其价格不仅比半导体老化测试板便宜， 且比半导体老化测试板上放置的芯片数量多很多。

并且，本发明所述的内建耐力测试系统是内置于每一芯片中，避免了传统 的耐力测试系统外置对耐力性能测试造成的影响。

另外，所述终端测试设备所使用的数量以及每个所述终端测试设备所使用 的输入端数量也会随使用的解码器类型和数量不同而变换，不仅可以在整机测 试板上实现芯片数量可选的并行耐力测试，甚至可以实现芯片数量达到 288-3000的并行耐力测试，因此，节省了耐力测试周期。

还有，本发明的老化测试装置通过解码器和终端测试设备的作用，可以显 示出读取功能失效对应的芯片时，还可以通过计算器实现耐力测试执行过程中 时钟信号脉冲次数的记录，因此通过计数器可以获得芯片出现读取功能失效的 时间以及对应的耐力测试失效的类型，从而针对失效的芯片及对应的耐力测试 失效的类型可以快速进行电气失效分析(EFA)和物理失效分析(PFA)，及时修正芯 片中存在的问题。

附图说明

图1为本发明实施例一中的内建耐力测试系统的功能示意图；

图2为本发明实施例二中的老化测试装置的结构示意图；

图3为本发明实施例三中的耐力测试方法的流程示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对 本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明 能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背 本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

实施例一

参见图1，对本发明提供的一种内建耐力测试系统进行详细描述。所述内建 耐力测试系统100包括一供电端VDD、一接地端GND、一时钟端CLK和一输 出端IO，当所述内建耐力测试系统的供电端接收供电电源、接地端接收地电压 以及时钟端接收时钟信号时，所述内建耐力测试系统启动以对具有所述内建耐 力测试系统的芯片进行耐力测试，并通过所述内建耐力测试系统的输出端输出 芯片的耐力测试结果。所述内建耐力测试系统仅需要进行4个端口的封装，与 传统的外置芯片的耐力测试系统相比较，封装简单，节省了封装成本。

进一步的，通过所述内建耐力测试系统对芯片进行耐力测试可以为芯片功 能耐力测试、擦除耐力测试、读1耐力测试、写0耐力测试和读0耐力测试， 其中，擦除耐力测试、读1耐力测试、写0耐力测试和读0耐力测试为读取功 能的耐力测试。具体的，所述芯片功能耐力测试(Check CP flag)通过一芯片功能 耐力测试模块实现，所述内建耐力测试系统的输出端输出芯片功能耐力测试结 果，当所述芯片功能耐力测试结果判断芯片正常时，所述擦除耐力测试、读1 耐力测试、写0耐力测试和读0耐力测试才会依次循环进行；所述擦除耐力测 试(Erase array)通过一擦除模块实现，所述内建耐力测试系统的输出端输出擦除 耐力测试结果，通过所述擦除耐力测试结果可以判断所述芯片擦除功能是否失 效；所述读1耐力测试(Read FF)通过一读1模块实现，所述内建耐力测试系统 的输出端输出的读1耐力测试结果，通过所述读1耐力测试结果可以判断所述 芯片读1功能是否失效；所述写0耐力测试(Program00)通过一写0模块实现， 所述内建耐力测试系统的输出端输出的写0耐力测试结果，通过所述写0耐力 测试结果可以判断所述芯片写0功能是否失效；所述读0耐力测试(Read00)通 过一读0模块实现，所述内建耐力测试系统的输出端输出的读0耐力测试结果， 通过所述读0耐力测试结果可以判断所述芯片读0功能是否失效。

进一步的，本发明所述的内建耐力测试系统中还包括一计数器，所述时钟 信号作为所述计数器的计数输入信号。当所述内建耐力测试系统内部各命令在 执行时，所述计数器将每次命令所使用的时钟信号进行记录，在此期间，由于 每做一次耐力测试均需要时钟信号的作用，因此，当芯片功能无法工作时，可 以准确知道芯片失效时间点，而无需测试人员以时钟每千次的规律中断耐力测 试进行一次检测，因此，节省了耐力测试周期；又因为所述芯片功能耐力测试 最先执行，并且进行一次，然后依次循环进行所述擦除耐力测试、读1耐力测 试、写0耐力测试和读0耐力测试，因此可以进一步算出所记录的耐力测试时 钟信号脉冲次数中所对应的耐力测试中的类型，即当知道芯片失效时，亦能推 断获得芯片是何种功能失效。

实施例二

参见图2，对本发明提供的一种老化测试装置进行详细描述。所述老化测试 装置包括一整机测试板(FT board)、至少一组芯片、多个内建耐力测试系统100、 至少一个解码器200和一终端测试设备300。

由于所述整机测试板上最多一次性可安装3000个芯片，其价格不仅比半导 体老化测试板便宜，且比半导体老化测试板上放置的芯片数量多很多。

具体的，每组芯片中的每一芯片均安置在所述整机测试板上。每一芯片中 均集成一本发明的所述内建耐力测试系统(所述内建耐力测试系统不包括计数 器)，各所述内建耐力测试系统中的供电端相连接在一起，各所述内建耐力测试 系统中的接地端相连接在一起，各所述内建耐力测试系统中的时钟端相连接并 接收同一时钟信号。本发明所述的内建耐力测试系统是内置于每一芯片中，避 免了传统的耐力测试系统外置对耐力性能测试造成的影响。

所述每组芯片分别对应一所述解码器，具体分为：

情况一，如所述解码器只有一个且为32线-5线解码器，所述32线-4线解 码器的32个输入端分别为IO_1、IO_2、IO_3、……、IO_31、IO_32，则所述 整机测试板上安置的一组芯片的数目可为32个，分别为Die0、Die2、Die3、……、 Die30、Die31，所述32线-5线解码器的每个输入端分别与这组芯片中的一不同 芯片连接，并且接收对应芯片中的内建耐力测试系统输出端IO输出的耐力测试 结果；

情况二，如所述解码器仍为32线-5线解码器，且所述32线-5线解码器的 个数为9，则可以在所述整机测试板上安置9组芯片，每组芯片的数目仍为32 个，因此所述整机测试板上可安置288个芯片；

情况三，如所述解码器只有一个且为64线-6线解码器，则所述整机测试板 上安置的一组芯片的数目可为64个；

情况四，如所述解码器仍为64线-6线解码器，则所述解码器仍为64线-6 线解码器的个数为8，则可以在所述整机测试板上安置8组芯片，每组芯片的数 目仍为64个，因此所述整机测试板上可安置512个芯片。

在情况二至四中，所述每组芯片与一对应的所述解码器的连接方式参见情 况一。因此，每个所述解码器接收对应的一组芯片中的各内建耐力测试系统输 出端输出的耐力测试结果后，各所述解码器根据接收到的耐力测试结果输出一 组解码结果的具体分析如下：

针对情况一，一个所述解码器有测试通道0(Channel0)、测试通道1(Channel 1)、测试通道2(Channel2)、测试通道3(Channel3)和测试通道4(Channel4)，并 通过这5个测试通道输出一组解码结果；

针对情况二，每个所述解码器分别具有测试通道0(Channel0)、测试通道 1(Channel1)、测试通道2(Channel2)、测试通道3(Channel3)和测试通道4(Channel 4)，并且每个所述解码器分别通过对应的5个测试通道各自输出一组解码结果；

针对情况三，一个所述解码器有测试通道0(Channel0)、测试通道1(Channel 1)、测试通道2(Channel2)、测试通道3(Channel3)、测试通道4(Channel)、测试 通道5(Channel5)和测试通道6(Channel6)，并通过这6个测试通道输出一组解 码结果；

针对情况四，每个所述解码器分别具有测试通道0(Channel0)、测试通道 1(Channel1)、测试通道2(Channel2)、测试通道3(Channel3)、测试通道 4(Channel)、测试通道5(Channel5)和测试通道6(Channel6)，并且每个所述解码 器分别通过对应的6个测试通道各自输出一组解码结果。

具体的，所述终端测试设备根据各所述解码器输出的每组解码结果，以确 定不能实现耐力测试的芯片的具体分析如下：

针对情况一，一至少具有5个输入端的终端测试设备，例如型号为科利登 生产的Personal Kalos系列（Personal Kalos1或Personal Kalso2）的存储器测试 平台，这种存储器测试平台有768(16X48)个输入端，也就是说，所述终端测试 设备具有16组、且每组具有48个输入端，只将所述一组中的5个输入端分别 接收所述解码器5个测试通道输出的耐力测试结果，当一组芯片中的一芯片所 执行的耐力测试失效、而其余芯片所执行的同一所述耐力测试有效时，32个芯 片分别输出的耐力测试结果同时经过对应的解码器输出一组解码结果，则所述 终端测试设备通过5个输入端获得的解码结果，而显示每组芯片中执行耐力测 试失效的芯片，可见，所述终端测试设备可以通过其输入端对32个芯片执行并 行耐力测试；

针对情况二，一至少具有45个输入端的终端测试设备，例如型号为科利登 生产的Personal Kalos系列（Personal Kalos1或Personal Kalso2）的存储器测试 平台，这种存储器测试平台有768(16X48)个输入端，将所述一组中的48个输入 端中的45个输入端分成9组，每组输入端分别接收一不同的所述解码器的5个 测试通道输出的耐力测试结果，当每组芯片中的一芯片所执行的耐力测试失效、 而其余芯片所执行的同一耐力测试有效时，每组芯片输出的耐力测试结果同时 经过对应的一所述解码器输出一组解码结果，则对应每组解码结果的所述终端 测试设备中的各组输入端可以根据解码结果，而显示每组芯片中执行耐力测试 失效的芯片，可见，所述终端测试设备可以通过其输入端对288个芯片执行并 行耐力测试；

针对情况三，一至少具有6个输入端的终端测试设备，例如型号为科利登 生产的Personal Kalos系列（Personal Kalos1或Personal Kalso2）的存储器测试 平台，这种存储器测试平台具有768(16X48)个输入端，只将所述一组中的6个 输入端分别接收所述解码器6个测试通道输出的耐力测试结果，当一组芯片中 的一芯片所执行的耐力测试失效、而其余芯片所执行的同一耐力测试有效时， 64个芯片分别输出的耐力测试结果同时经过对应的解码器输出一组解码结果， 则所述终端测试设备通过6个输入端获得的解码结果，而显示每组芯片中执行 耐力测试失效的芯片，可见，所述终端测试设备可以通过其输入端对64个芯片 执行并行耐力测试；

针对情况四，一至少具有48个输入端的终端测试设备，例如型号为科利登 生产的Personal Kalos系列（Personal Kalos1或Personal Kalso2）的存储器测试 平台，这种存储器测试平台具有768(16X48)个输入端，将所述一组中的48个输 入端分成8组，每组输入端分别接收一不同的所述解码器6个测试通道输出的 耐力测试结果，当每组芯片中的一芯片所执行的耐力测试失效、而其余芯片所 执行的同一耐力测试有效时，每组芯片输出的耐力测试结果同时经过对应的一 解码器输出一组解码结果，则对应每组解码结果的所述终端测试设备中的各组 输入端可以根据解码结果，而显示每组芯片中执行耐力测试失效的芯片，可见， 所述终端测试设备可以通过其输入端对512个芯片执行并行耐力测试。

在本实施例中，情况一至四用以阐述随解码器类型和数量的不同，整机测 试板上可以实现不同数量的芯片组及芯片的并行耐力测试的原理。当所述解码 器类型变换且数量增多时，所述终端测试设备所使用的数量以及每个所述终端 测试设备所使用的输入端数量也会随使用的解码器类型和数量不同而变换，以 匹配各种情况，但不用于限定本发明中所使用的解码器类型和数量、芯片组和 芯片的数量，以及所述终端测试设备的数量。

可见，本发明的老化测试装置与传统的半导体老化测试板相比，不仅可以 在整机测试板上实现芯片数量可选的并行耐力测试，甚至可以实现芯片数量达 到288-3000的并行耐力测试，因此，节省了耐力测试周期。

进一步的，本发明的老化测试装置还包括一计数器，所述计数器的一端与 一所述内建耐力测试系统的时钟端连接，所述计数器的另一端接收一时钟信号 作为所述计数器的计数输入信号。传统的半导体层老化测试装置无记录读取次 数的功能，因此需通过更多的引脚对芯片的耐力测试结果进行分析，且只能判 断在某一段时间中哪些芯片不能执行读取功能，而无法确切地知道芯片何时出 现读取功能失效。而本发明的老化测试装置通过计数器具有记录读取次数的功 能，因此，本发明的老化测试装置通过解码器和终端测试设备的作用，可以显 示出读取功能失效对应的芯片时，还可以通过计算器实现耐力测试执行过程中 时钟信号脉冲次数的记录，因此通过计数器可以获得芯片出现读取功能失效的 时间以及对应的耐力测试失效的类型，从而针对失效的芯片及对应的耐力测试 失效的类型可以快速进行电气失效分析(EFA)和物理失效分析(PFA)，及时修正芯 片中存在的问题。

实施例三

以图3所示的流程图为例，对本发明的一种耐力测试方法进行详细描述。 所述耐力测试方法包括如下步骤：

在步骤1中，提供本发明的老化测试装置。

在步骤2中，通过所述老化测试装置中的供电端、接地端和时钟端以启动 所述内建耐力测试系统。

在步骤3中，每个所述内建耐力测试系统执行芯片功能耐力测试，当所述 芯片功能测试结果表示芯片正常时，对应芯片中的内建耐力测试系统依次循环 进行擦除耐力测试、读1耐力测试、写0耐力测试和读0耐力测试，并通过所 述芯片中的内建耐力测试系统输出端输出对应的耐力测试结果。

在步骤4中，所述老化测试装置中的每个解码器分别对应接收一组芯片中 的各内建耐力测试系统输出端输出的耐力测试结果，并根据接收到的耐力测试 结果输出一组解码结果。

在步骤5中，所述老化测试装置中的终端测试设备根据各所述解码器输出 的每组解码结果，以确定不能实现耐力测试的芯片。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是 与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于 实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简 单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例 的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为 了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描 述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于 技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来 使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明 的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其 等同技术的范围之内，则本发明也意图包括这些改动和变型在内。