三端垂直腔面发射激光器(VCSEL)以及用于操作三端VCSEL的方法

摘要

本发明涉及三端垂直腔面发射激光器(VCSEL)以及用于操作三端VCSEL的方法，具体提供了一种三端VCSEL，该三端VCSEL具有减少的下降时间，允许VCSEL以更高的速度工作。也提供了操作该三端VCSEL的方法。当处于逻辑HIGH状态时，该VCSEL能够在不降低VCSEL的光输出的条件下以更高的速度工作。

说明书

技术领域

本发明涉及垂直腔面发射激光器(VCSEL)。更具体地，本发明涉及具有减少的下降时间以使得VCSEL能够在不牺牲光输出的条件下以更高的速率工作的三端VCSEL。 

背景技术

VCSEL广泛地用作光互连设备、存储区域网络和传感器的光源。VCSEL的最常用的配置是两端VCSEL，其中两端VCSEL包括导电的n型衬底、布置在衬底的顶表面上的n型分布式布拉格反射器(DBR)、布置在n型DBR上面的本征层(活性区域)、布置在本征层上面的p型DBR、欧姆n-接触以及欧姆p-接触。欧姆n-接触和p-接触分别对应于VCSEL的第一端和第二端。当在端子之间施加电势时，来自与本征层相邻的n型层的电子以及来自与本征层相邻的p型层的空穴被注入到本征层的活性区域中，在活性区域中该电子和空穴复合以产生光子。空穴和电子在活性区域中复合以产生光子是已知为自发发射的现象。离开活性区域的光子，被DBR重复地反射回到活性区域中，这引起了在活性区域中电子和空穴的更多的再结合。这是已知为受激发射的现象。光子被DBR重复地反射回到活性区域中提供了导致产生激光的“抽运”动作。 

在上述两端VCSEL中，本征层夹在n型DBR和p型DBR之间的配置形成了p-i-n结，即二极管。在端子之间施加电势使结正向偏置，造成电子和空穴被注入到活性区域中。VCSEL的调制速度受到在活性区域中电载流子(电子和空穴)和光子之间的相互作用的限制。 

三端VCSEL也是已知的，但它们比两端VCSEL不常见。在两端VCSEL中，p-i-n结本质上是基极-发射极结。在三端VCSEL中，添加了 集电极以给予VCSEL双极结型晶体管(BJT)配置，其使得基极夹在发射极和集电极之间。在这样的配置中，电势施加在分别连接到基极和集电极的第一和第二欧姆接触之间，使得结正向偏置，这引起电流注入并且最终导致产生激光。电调制信号也施加在这些欧姆接触之间以调制激光，即，使其打开和关闭。在某些情况下，电调制信号也施加在连接到集电极的第三欧姆接触和第一欧姆接触之间以帮助调制活性区域。 

与上述三端VCSEL配置相关联的问题之一是集电极的添加没有提高VCSEL的速度。VCSEL的速度仍然受到在活性区域中载流子与光子之间的相互作用的限制。 

在美国申请No.7,693,195中公开了三端VCSEL的另一个配置。在该配置中，电调制信号可以施加到集电极端并且从集电极端输出。光信号从基极区域输出。正向偏置的电调制信号施加到基极端和发射极端，同时恒定的反向偏置电信号相对于发射极端施加到集电极端。因此，发射极-集电极结持续地反向偏置，而基极-集电极结在高正向偏置状态与低正向偏置状态之间切换，以使得激光分别在输入信号的逻辑HIGH状态与逻辑LOW状态之间切换。施加到集电极-基极结的输入调制信号在集电极端上产生光输出以及放大的电信号。然而，与该设计相关联的问题之一是，为了在集电极端产生放大的输出电调制信号，基极区域必须被设计成很薄，以使得来自发射极的电子的大多数能够通过基极区域并到达基极，导致较少的电子能够在基极区域中与空穴再结合以产生光。结果，在激光的逻辑HIGH状态下的光输出低于在通常的两端VCSEL中在逻辑HIGH状态下的光输出。 

因此，需要能够在不牺牲光输出的条件下、实现比已知的两端和三端VCSEL更高速度的三端VCSEL。 

发明内容

本发明指向三端VCSEL以及用于操作三端VCSEL的方法。根据一个实施例，VCSEL包括：n型衬底；发射极接触，其布置在衬底的底表面上；第一多个n型层，其布置在衬底的顶表面的上面，并且具有作为第一 DBR工作的交替的高折射率层和低折射率层的对；至少一个n型腔限制层，其布置在第一多个n型层的上面；包含一个或多个量子阱的多个活性层，多个活性层布置在n型腔限制层的上面；至少一个p型腔限制层，其布置在多个活性层的上面；基极接触，其布置在p型腔限制层上或p型腔限制层的一部分中，使得基极接触与活性层中的至少一个活性层接触；第二多个n型层，其布置在p型腔限制层的一部分的上面，并且包括作为反射器工作的交替的高折射率层和低折射率层的对；以及集电极接触，其布置在第二多个n型层中的至少一个n型层上或者第二多个n型层中的至少一个n型层的一部分中，使得集电极接触与第二多个n型层中的至少一个n型层接触。发射极、基极和集电极接触分别对应于VCSEL的第一端、第二端和第三端。 

根据另一个实施例，VCSEL包括：n型衬底；发射极接触，其布置在衬底的底表面上；第一多个n型层，其布置在衬底的顶表面的上面，并且具有作为第一DBR工作的交替的高折射率层和低折射率层的对；至少一个n型腔限制层，其布置在第一多个n型层的上面；包含一个或多个量子阱的多个活性层，多个活性层布置在n型腔限制层的上面；至少一个p型腔限制层，其布置在多个活性层的上面；基极接触，其布置在p型腔限制层上或p型腔限制层的一部分中，使得基极接触与活性层中的至少一个活性层接触；n型集电极接触层，其布置在第二多个n型层的上面；集电极接触，其布置在n型集电极接触层上或所述n型集电极接触层的一部分中；以及第三多个非导电本征半导体层或介电材料层，其布置在集电极接触层的上面，并且包括作为DBR工作的交替的高折射率层和低折射率层的对。发射极、基极和集电极接触分别对应于VCSEL的第一端、第二端和第三端。 

根据另一个实施例，VCSEL包括：p型衬底；发射极接触，其布置在衬底的底表面上；第一多个p型层，其布置在衬底的顶表面的上面，并且具有作为第一DBR工作的交替的高折射率层和低折射率层的对；至少一个p型腔限制层，其布置在第一多个p型层的上面；包含一个或多个量子阱的多个活性层，多个活性层布置在p型腔限制层的上面；至少一个n型 腔限制层，其布置在多个活性层的上面；基极接触，其布置在n型腔限制层上或n型腔限制层的一部分中，使得基极接触与活性层中的至少一个活性层接触；第二多个p型层，其布置在n型腔限制层的一部分的上面，并且包括作为反射器工作的交替的高折射率层和低折射率层的对；以及集电极接触，其布置在第二多个p型层中的至少一个p型层上或者第二多个p型层中的至少一个p型层的一部分中，使得集电极接触与第二多个p型层中的至少一个p型层接触。发射极、基极和集电极接触分别对应于VCSEL的第一端、第二端和第三端。 

根据另一个实施例，VCSEL包括：p型衬底；发射极接触，其布置在衬底的底表面上；第一多个p型层，其布置在衬底的顶表面的上面，并且具有作为第一DBR工作的交替的高折射率层和低折射率层的对；至少一个p型腔限制层，其布置在第一多个p型层的上面；包含一个或多个量子阱的多个活性层，多个活性层布置在p型腔限制层的上面；至少一个n型腔限制层，其布置在多个活性层的上面；基极接触，其布置在n型腔限制层上或n型腔限制层的一部分中，使得基极接触与活性层中的至少一个活性层接触；p型集电极接触层，其布置在第二多个p型层的上面；集电极接触，其布置在p型集电极接触层上或p型集电极接触层的一部分中；以及第三多个非导电本征半导体层或介电材料层，其布置在集电极接触层的上面，并且包括作为DBR工作的交替的高折射率层和低折射率层的对。发射极、基极和集电极接触分别对应于VCSEL的第一端、第二端和第三端。 

所述方法包括以下步骤：提供三端VCSEL，其具有发射极、基极、集电极、布置在发射极上的发射极接触、布置在基极上的基极接触以及布置在集电极上的集电极接触；在基极接触和发射极接触之间施加电势以将基极-发射极结置于正向偏置状态，使得从基极输出的光信号的强度水平增加到高于用于激光发射的激光射阈水平的水平；在基极接触和集电极接触之间施加电势以将基极-集电极结置于正向偏置状态，从而使得从基极输出的光信号向VCSEL的逻辑HIGH水平转变；以及在光信号的水平已经达到逻辑HIGH水平之后的同时，在基极接触和集电极接触之间施加电势以 将基极-集电极结置于反向偏置状态，并且在光信号的下降沿上将基极-集电极结维持在反向偏置状态。 

将基极-集电极结置于反向偏置状态使得光信号从逻辑HIGH水平向逻辑LOW水平转变。在光信号的下降沿上将基极-集电极结维持在反向偏置状态提供了载流子从活性区域的场辅助去除，并且从而增大了光信号的强度水平从逻辑HIGH状态向逻辑LOW状态转变的速率。 

附图说明

图1A和1B分别图示了根据一个说明性实施例的三端VCSEL的侧视截面图和俯视平面图。 

图2A和2B分别图示了根据另一个说明性实施例的三端VCSEL的侧视截面图和俯视平面图。 

图3A和3B分别图示了根据另一个说明性实施例的三端VCSEL的侧视截面图和俯视平面图。 

图4A和4B分别图示了根据另一个说明性实施例的三端VCSEL的侧视截面图和俯视平面图。 

图5图示了表示操作根据说明性实施例的三端VCSEL的方法的流程图。 

具体实施方式

本发明指向具有减小的下降时间、从而允许VCSEL以更高的速度工作的三端VCSEL。本发明也指向以减小VCSEL的下降时间从而增大VCSEL的工作速度的方式操作VCSEL的方法。此外，所述VCSEL和方法在不降低VCSEL的光输出的情况下提供了VCSEL的更高的工作速度。现在讲参考图1A-4B描述说明性或示例性的实施例，在图1A-4B中，相似的附图标记标识相似的特征、元件或组件。图1A-4B未按比例绘制并且仅意图表明本发明的原理和概念。本领域的技术人员将明白可以基于图1A-4B的下面的描述来构造实施那些原理和概念的三端VCSEL的方式。 

图1A和1B分别图示了根据一个说明性实施例的三端VCSEL1的侧 视截面图和俯视平面图。VCSEL1包括发射器接触2、n型衬底3、布置在衬底3的顶表面上的n型DBR4、布置在DBR4的上面的轻p-掺杂或未掺杂活性层5、布置在活性层5的上面的欧姆基极接触6、在活性层5的没有被欧姆基极接触6覆盖的区域中布置在活性层5的上面的n型DBR7、布置在欧姆基极接触6并包围DBR7的侧部的绝缘层8、以及欧姆集电极接触9，欧姆集电极接触9布置在绝缘层8的顶表面的一部分的上面以及DBR7的顶表面的一部分的上面，使得孔11用于使得光从VCSEL1传递出来。绝缘层8包括诸如苯并环丁烯(BCB，Benzocyclobutene)或聚酰亚胺(polyimide)等低介电常数材料。 

图1B的俯视平面图分别示出了欧姆基极和集电极垫片13和14，以及将基极和集电极垫片12和13分别连接到基极和集电极接触6和9的连接体6a和9a。集电极接触垫片13布置在介电材料层14(图1A中未示出)的上面。发射极接触垫片在图1B的俯视平面图中不可见。 

虽然为了清晰起见在图1A和1B中未示出，但未掺杂或n-掺杂的腔限制层布置在DBR4的顶层与活性层5的底层之间，并且p+掺杂的腔限制层布置在活性层5的顶层与DBR7的底层之间。此外，一对或多对交替的低和高折射率层(为了清晰起见而未示出)通常布置在p+掺杂的腔限制层与DBR7之间。厚度在约0.75波长到1.25波长之间的n型氧化层(为了清晰起见而未示出)可以布置在一对或多对交替的低和高折射率层与DBR7之间。 

本发明对于用于VCSEL1的各个层的化学元素或化合物没有限制。已知的半导体工艺可用于制造VCSEL1，但本发明对于用于制造VCSEL1的工艺没有限制。可用于制造VCSEL1的材料的示例如下：衬底3由n-掺杂砷化镓(GaAs)制成，；DBR4由具有不同百分比的Al或Ga以使其在高和低折射率之间交替的若干层(通常是50至60层)n-掺杂砷化铝镓(AlGaAs)制成；活性层5，其对应于VCSEL1的活性区域，包含未掺杂或具有非常低的p掺杂的GaAs量子阱(通常是三对到五对)；DBR7由具有不同百分比的Al或Ga以使其在高和低折射率之间交替的若干层(通常是16到30对)n-掺杂AlGaAs制成；以及发射极、基极和集电极欧姆 接触2、6和9以及接触垫片12和13通常由金属材料制成。 

DBR7的层由高和低折射率的交替层制成。根据实施例，高折射率材料层包括量子阱，其允许集电极区域的电吸收(EA)调制。当基极-集电极结正向偏置时(即，对结构的n-p-n实施例中的接触6和9施加零电压或正电压)，量子阱是不吸收的(即，反射)，但当基极-集电极结是反向偏置时(即，对结构的n-p-n实施例中的接触6和9施加负电压)，量子阱是吸收的。结果，当基极-集电极结反向偏置时，由于在DBR7中由量子限制斯塔克效应(QCSE)引发的光吸收的存在，将发生光子循环减少。除了上述由载流子的场辅助去除造成的减少以外，光子循环的减少引起光输出的下降时间(fall time)进一步地减少。换句话说，VCSEL1当被置于逻辑LOW状态时更快地关闭，这意味着VCSEL1能够以更高的速度工作。 

图2A和2B分别图示了根据另一个说明性实施例的三端VCSEL20的侧视截面图和俯视平面图。VCSEL20包括发射极欧姆接触22、n型衬底23、布置在衬底23的顶表面上的n型DBR24、布置在DBR24的上面的轻p-掺杂或未掺杂活性层25、布置在活性层25的一部分的上面的欧姆基极接触26、在活性层25的没有被欧姆基极接触26覆盖的顶部区域中布置在活性层25的上面的n型DBR27、布置在DBR27的上面的n型透明半导体集电极接触层28、布置在欧姆基极接触26上并包围DBR27和集电极接触层28的侧部的低介电常数(例如，BCB或聚酰亚胺)绝缘层29、布置在绝缘层29的一部分和集电极接触层28的上面的欧姆集电极接触31、以及布置在集电极接触层28的一部分的上面的未掺杂半导体DBR32。 

图2B的俯视平面图示出了欧姆基极和集电极接触垫片33和34，以及将基极和集电极接触垫片33和34分别连接到基极和集电极接触26和31的连接体26a和31a。集电极接触垫片34布置在介电材料层35的上面，介电材料层35在图2A中未示出，但其可以是介电材料29的延伸或者是分开沉积的介电材料。发射极接触垫片在图2B的俯视平面图中不可见。 

虽然为了清晰起见在图2A和2B中未示出，但未掺杂或n-掺杂的腔限 制层布置在DBR24的顶层与活性层25的底层之间，并且p+掺杂的腔限制层布置在活性层25的顶层与DBR27的底层之间。此外，一对或多对交替的低和高折射率层(为了清晰起见而未示出)通常布置在p+掺杂的腔限制层与DBR27之间。厚度在约0.75波长到1.25波长之间的n型氧化层(为了清晰起见而未示出)可以布置在一对或多对交替的低和高折射率层与DBR27之间。 

用于制造图1A和1B所示的VCSEL1的相同材料和工艺可用于制造图2A和2B所示的VCSEL20。VCSEL1和VCSEL20之间的主要区别在于集电极接触的位置不同。将集电极接触移动到图2A和2B所示的位置允许顶部DBR32为未掺杂的半导体材料，这减小光损耗。 

图3A和3B分别图示了根据另一个说明性实施例的三端VCSEL40的侧视截面图和俯视平面图。用于制造图1A-2B所示的VCSEL1和VCSEL20的相同材料和工艺可用于制造图3A和3B所示的VCSEL40。VCSEL40包括欧姆发射极接触42、n型衬底43、布置在衬底43的顶表面上的n型DBR44、布置在DBR44的上面的轻p-掺杂或未掺杂活性层45、布置在活性层45的一部分的上面的欧姆基极接触46、在没有被欧姆基极接触46覆盖的区域中布置在活性层45的上面的n型DBR47、布置在DBR47的上面的n+透明半导体集电极接触48、布置在n+透明集电极接触48的上面的本征半导体DBR50、布置在DBR50上的p型层49、布置在p型层49的上面的环状p接触51、布置在欧姆基极接触46上并包围DBR47、接触48和DBR50的侧部的低介电常数材料(例如，BCB或聚酰亚胺)绝缘层52、以及将欧姆基极接触46与环状p接触51连接的连接体53。 

图3B的俯视平面图示出了欧姆基极和集电极接触垫片54和55，以及将接触垫片54和55分别连接到接触46和48的连接体54a和55a。图3B的俯视平面图还示出了将接触46与接触51连接的连接体53。集电极接触垫片55布置在图3A中未示出的介电材料层56的上面。发射极接触垫片在图3B的俯视平面图中不可见。 

本征DBR50由交替的高和低折射率材料制成。高折射率材料层包括量子阱，其允许集电极区域的EA调制。当基极-集电极结正向偏置时 (即，对连接到接触46和48的接触51施加零电压或正电压)，量子阱是不吸收的(即，反射)，但当基极-集电极结是反向偏置时(即，对接触48和51施加负电压，其中接触51连接到基极接触46)，量子阱是吸收的。结果，当基极-集电极结反向偏置时，由于在DBR50中的QCSE的存在，在基极区域中将发生光子循环减少。光子循环的减少引起光输出的下降时间的减少，这允许VCSEL40以以更高的速度工作。 

图4A和4B分别图示了根据另一个说明性实施例的三端VCSEL60的侧视截面图和俯视平面图。VCSEL60包括发射极欧姆接触62、n型衬底63、布置在衬底63的顶表面上的n型DBR64、布置在DBR64的上面的轻p-掺杂或未掺杂活性层65、布置在活性层65的一部分的上面的欧姆基极接触66、在没有被欧姆基极接触66覆盖的区域中布置在活性层65的上面的交替的高和低折射率的多个n-掺杂或未掺杂层67、布置在交替的高和低折射率层67的上面的n型透明半导体或透明导电氧化物接触(TCO)集电极接触层68、布置在欧姆基极接触66包围层67和68的侧部的BCB绝缘层69、布置在BCB绝缘层69和集电极接触层68的一部分的上面的欧姆集电极接触71、以及多层交替的低和高折射率绝缘介电层72，其构成布置在集电极接触层68的一部分的上面的介电反射镜。 

图4B的俯视平面图示出了欧姆基极和集电极接触垫片73和74，以及将基极和集电极接触垫片73和74分别连接到基极和集电极接触66和71的连接体66a和71a。集电极接触垫片74布置在图4A中未示出的介电材料层75的上面。发射极接触垫片在图4B的俯视平面图中不可见。 

虽然为了清晰起见在图4A和4B中未示出，但未掺杂或n-掺杂的腔限制层布置在DBR64的顶层与活性层65的底层之间，并且p+掺杂的腔限制层布置在活性层65的顶层与层67的底层之间。层67包括一对或多对交替的高和低折射率层。根据一个说明性实施例，层67是n型层。根据另一个说明性实施例，层67是未掺杂的并且量子阱形成在具有高折射率的层67中。在这些层中包含量子阱在基极-集电极结反向偏置时、提供相对温和的EA调制，这在VCSEL处于逻辑LOW状态时减小VCSEL的下降时间。此外，在集电极区域上代替DBR而是用介电反射镜72具有缩短光 子寿命的效果，这也可以减小VCSEL的下降时间。 

可以使用用于制造图1A-3B所示的VCSEL1、VCSEL20和VCSEL40的相同材料和工艺来制造图4A和4B所示的VCSEL60。介电反射镜72可以使用已知的工艺和材料来形成。 

各种调制方案可用于上述VCSEL1、VCSEL20、VCSEL40和VCSEL60，以在VCSEL处于逻辑LOW状态时、减小VCSEL的下降时间。现在将参考图活性层5描述调制方案中的一种。图活性层5图示了表示操作根据说明性实施例的三端VCSEL的方法的流程图。使基极-集电极结正向偏置，以使得从基极输出的光信号的强度水平达到高于激光射阈的水平，从而建立位于逻辑HIGH状态和逻辑LOW状态之间的工作点，如框101所示。为了将VCSEL切换到逻辑HIGH状态并产生光信号的上升沿，也使得基极-集电极结正向偏置，如框102所示。当这些结正向偏置时，来自发射极区域和集电极区域两者的电子被注入到基极区域中，其中在基极区域中电子与空穴结合以产生最大的光输出(即，逻辑HIGH)。 

为了将VCSEL切换到逻辑LOW状态，使基极-集电极结反向偏置，如框103所示，这使得光信号的强度水平开始朝向逻辑LOW状态转变。在VCSEL的光输出的该下降沿上，基极-集电极结保持反向偏置，如框104所示。当基极-集电极结反向偏置时，没有来自集电极区域的电子被诸如到基极区域中，并且来自发射极区域的电子的大部分在不与空穴复合的情况下通过基极并进入集电极区域。发射极和基极区域中的掺杂水平被设计为允许反向偏置场穿过基极区域(即，VCSEL的活性层)，以帮助加速电子的去除并且从而使得光输出的下降沿加速。结果，在较短的时间内将VCSEL从逻辑HIGH状态调制到逻辑LOW状态。 

除了如上所述在集电极端施加输入调制以外，可用于本发明的调制方案的另一个示例在这里被称为推拉式调制方案(push-pull modulation scheme)。推拉式调制方案可用于例如图3A和3B所示的VCSEL40。根据推拉式调制方案，施加到发射极接触42的电信号和施加到集电极接触48的电信号维持彼此异相180°。使用该方案从活性区域内部的载流子密度分离腔体内部的光子密度。包括在DBR50的高折射率层中的量子阱提供 输出耦合的EA调制，该输出耦合的EA调制允许实现更高的调制速度。 

将参考图1A和1B进一步描述该调制方案的使用。对于该示例，将假设DBR7的最上层是有高和低折射率材料的交替层构成的本征(未掺杂)层，并且高折射率材料的层包括量子阱，该量子阱允许集电极区域的EA调制。由于施加到集电极接触9的电信号使得集电极-基极结正向偏置，因此较多的电子被注入到基极区域(即，VCSEL1的活性区域)中，这使得活性区域中的载流子密度增加，同时在DBR7中不会造成光衰减。同时施加到发射极接触2的180°异相信号使得发射极-基极结反向偏置并且使活性区域中的载流子减少。在集电极接触9和发射极接触2的适当规定的信号水平处，并且在DBR7中没有光衰减的情况下，正向偏置的集电极-基极结和反向偏置的发射极-基极结可以讲VCSEL1设定成产生期望的逻辑HIGH输出光水平。 

当集电极接触9上的调制信号转向相反的方向以使得集电极-基极结反向偏置，并且发射极接触2上的180°异相信号使得发射极-基极结正向偏置时，将存在较少的电子从集电极注入到基极，并且存在较多的电子从发射极注入到基极。载流子浓度并且因此光输出水平倾向于在该循环中也保持不变。然而，在该循环中，在如上所示集电极-基极结反向偏置的情况下，DBR7的高折射率层中的量子阱现在是吸收的(与反射相反)。结果，在调制的这个阶段中实际上离开VCSEL1的光的强度水平，低于在集电极-基极结正向偏置期间的阶段的光的强度水平。集电极-基极结反向偏置并且发射极-基极结正向偏置的这个阶段因此产生了期望的逻辑LOW阶段。 

应该注意，在调制的这个阶段期间引入的电-光吸收不仅使向外传播的光减弱，而且使反射回活性区域的光减弱，净光输出调制大于由放置在VCSEL腔体外部的同样的电吸收调制器产生的净光输出调制。由于从逻辑HIGH到逻辑LOW的输出光调制在腔体内部的光子和载流子密度几乎相同的情况下产生，因此，在通常的VCSEL中，由弛豫振荡施加的带宽限制、由于光子密度没有响应于载流子密度的变化(反之亦然)而引起的振荡几乎消除。 

虽然VCSEL1、20、40和60已经描述为主要由GaAs相关材料制成，但其他的化合物可以用于VCSEL。用于VCSEL1、20、40和60的化合物选择为具有期望的带隙能量，其使得能够产生期望的光发射波长。可用于VCSEL1、20、40和60其他适合的材料的示例包括但不限于，砷化铝镓(AlGaAs)、磷化镓(GaP)、磷化铟镓(InGaP)、氮化镓(GaN)、砷化铟镓(InGaAs)、砷氮铟镓(InGaNAs)、磷化铟(InP)和磷化镓铟(GaInP)。也应该注意，在图1A、2A、3A和4A中被指示为n型的层也可以替代地为p型，并且反之亦然。此外，代替使用p型或n型衬底，衬底也可以是半绝缘衬底。在使用半绝缘衬底的情况下，发射极接触没有布置在衬底的底表面上，而是在已经去除了外延生长层的部分的位置处、布置在衬底上方和活性区域下方的区域中。鉴于这里所提供的描述，本领域的技术人员将理解可以怎样制造结合半绝缘衬底的VCSEL。 

应该注意，已经参考说明性实施例描述了本发明，并且本发明不限于这些实施例。本领域的技术人员将理解可以对说明性实施例进行修改的方式，并且全部这样的修改在本发明的范围内。例如，虽然图1A、2A、3A和4A示出了层的特定组合，但VCSEL1、20、40和60可以包括比图1A、2A、3A和4A所示的层更多的层或更少的层。此外，层的位置可以与图中所示的位置不同。例如，DBR可以布置在于图中所示的那些位置不同的位置处。如本领域的技术人员将理解的，可以对这里所述的实施例进行这些和其他修改，并且所有这样的修改也在本发明的范围内。