向用于动态随机存取存储器(DRAM)的注册时钟驱动器(RCD)的命令及地址(CA)总线提供单数据速率(SDR)模式或双数据速率(DDR)模式

摘要

本发明的方面涉及向用于存储器的注册时钟驱动器RCD提供单数据速率SDR模式或双数据速率DDR模式。因此，设备及方法可包含：确定数据速率模式选择准则；基于所述数据速率模式选择准则来选择数据速率模式；针对所述数据速率模式配置主机接口；及针对所述数据速率模式配置RCD输入接口。在一个方面中，所述设备及方法进一步包含：在所述主机接口上及在所述RCD输入接口上激活时钟信号；使用所述时钟信号将数据从所述主机接口传送至所述RCD输入接口；及在1N模式或2N模式中使用所述时钟信号从RCD输出接口传送所述数据。且，所述数据速率模式为所述SDR模式或所述DDR模式中的一者。