...
机译:低功耗门控振荡器时钟和数据恢复电路设计的权衡
CMOS Analog Integrated Circuits; Clock and Data Recovery Circuit; Gated-Oscillator CDR; Power-Aware Design; Chip-to-Chip Interconnection;
机译:低功耗门控振荡器时钟和数据恢复电路设计的权衡
机译:通过环路轨迹分析的PLL设计技术,将决策电路的相位裕量考虑在内,适用于超过10Gb / s的时钟和数据恢复电路
机译:高速时钟和数据恢复电路的设计
机译:数字时钟和数据恢复电路设计:挑战与权衡
机译:用于60 GHz无线通信的集成频率合成器和时钟数据恢复电路的设计。
机译:惯性测量单元数据采集和处理的片上低功耗高灵活性系统的设计与实现
机译:低功耗门控振荡器时钟和数据恢复电路设计的权衡