...
机译:使用拓扑约束的节能双电压设计
Dual-Voltage Design; Gate Slack; Low Power Design; Energy-Efficient Design; Topological Constraints; Timing Constraints;
机译:使用拓扑约束的节能双电压设计
机译:65/45 nm CMOS时序约束下的鲁棒且节能高效的超低压电路设计
机译:同源性群表示的拓扑约束下的结构优化(使用零维和一维同源性群对一维复合物的拓扑约束)
机译:考虑使用近似功能的应力约束的拓扑最佳设计
机译:基于TCG的布局设计处理集成电路布局的复杂拓扑约束
机译:病毒衣壳的可修饰性和拓扑约束在自然衣壳设计中的作用
机译:使用拓扑约束的节能双电压设计