...
机译:层间俘获和去俘获对高k电介质堆栈界面态密度测定的影响
Departamento Electricidad y Electronica, ETSI Telecomunicacion, Campus Miguel Delibes s, 47011 Valladolid, Spain;
rnDepartamento Electricidad y Electronica, ETSI Telecomunicacion, Campus Miguel Delibes s, 47011 Valladolid, Spain;
rnDepartamento Electricidad y Electronica, ETSI Telecomunicacion, Campus Miguel Delibes s, 47011 Valladolid, Spain;
rnDepartamento Electricidad y Electronica, ETSI Telecomunicacion, Campus Miguel Delibes s, 47011 Valladolid, Spain;
rnDepartamento Electricidad y Electronica, ETSI Telecomunicacion, Campus Miguel Delibes s, 47011 Valladolid, Spain;
rnDepartamento de Fisica Aplicada III (Electricidad y Electronica), Facultad de Ciencias Fi'sicas, Universidad Complutense, 28040 Madrid, Spain;
rnDepartamento de Fisica Aplicada III (Electricidad y Electronica), Facultad de Ciencias Fi'sicas, Universidad Complutense, 28040 Madrid, Spain;
rnDepartamento de Fisica Aplicada III (Electricidad y Electronica), Facultad de Ciencias Fi'sicas, Universidad Complutense, 28040 Madrid, Spain;
rnDepartamento de Fisica Aplicada III (Electricidad y Electronica), Facultad de Ciencias Fi'sicas, Universidad Complutense, 28040 Madrid, Spain;
机译:高k栅极介电堆叠中的电荷捕获和折叠:重离子辐射的影响
机译:ALD驱动层压层间界面TMA钝化高k / GE栅极堆栈的界面化学和介电优化
机译:夹层和去陷阱机理对硅上氧化Ha /氮化硅叠层电学特性的影响
机译:中间层捕获和折叠对高k电介质堆叠界面状态密度测定的影响
机译:具有低界面陷阱和低泄漏密度的III-V CMOS上的高比例高介电常数氧化物。
机译:具有纳米堆叠的高k栅极电介质和3D鳍形结构的高性能III-V MOSFET
机译:层间俘获和去俘获对高k电介质堆栈界面态密度测定的影响