...
机译:识别无效状态以进行顺序电路测试生成
机译:利用从综合获得的可测性知识加速时序电路的测试生成
机译:透明DFT:针对同步时序电路的可测试性和测试生成方法的设计
机译:IDDQ测试下时序电路的测试生成
机译:无效的状态识别,无法进行顺序电路测试
机译:基于可满足性的顺序测试生成和混合寄存器传输/门级电路可测试性的设计。
机译:基于极限学习机的模拟电路故障检测测试生成算法
机译:关于功能测试生成在同步时序电路诊断测试生成中的使用
机译:顺序电路的动态故障折叠和诊断测试模式生成