...
首页> 外文期刊>Известия высших учебных заведений >РЕАЛИЗАЦИЯ АЛГОРИТМА КОДЕРА РИДА-СОЛОМОНА В ВИДЕ СБИС ДЛЯ СИСТЕМ СВЯЗИ
【24h】

РЕАЛИЗАЦИЯ АЛГОРИТМА КОДЕРА РИДА-СОЛОМОНА В ВИДЕ СБИС ДЛЯ СИСТЕМ СВЯЗИ

机译:Reed-Solomon编码算法作为VLSI在通信系统中的实现

获取原文
获取原文并翻译 | 示例
           

摘要

Коды Рида-Соломона используются для выявления и исправления ошибок данных в системах передачи и хранения информации. В статье разработана компактная структура кодера RS(255, 223) на основе анализа теории кодирования Рида-Соломона (RS) для использования в дальней космической связи. Кодер реализуется с помощью 32 оптимизированных поправочных умножителей, в которых избыточные операции сокращаются для минимизации числа операций сложения по модулю 2 либо элементов XOR на основе анализа структуры множителей в RS-кодере, которые отличаются простотой и могут обеспечить высокую скорость выполнения операций. Результаты моделирования показали, что разработанная структура обладает высокой эффективностью и низкой сложностью при хорошей производительности кодирования.%Reed Solomon codes are used to identify and correct data errors in transmission and storage systems. In this paper we designed a compact RS(255, 223) encoder structure based on analysis of the Reed-Solomon (RS) coding theory used in deep space communications. The encoder is implemented with 32 optimized finite multipliers, of which the redundant operations are reduced to minimize the number of modulo 2 additions or XOR gates based on analyzing the structure of multipliers in RS encoder that are simple and can ensure high speed operations. The simulation results show that the designed structure has advantages such as high efficiency and low complexity ensuring good coding performance.
机译:Reed-Solomon码用于识别和纠正信息传输和存储系统中的数据错误。该文章基于对Reed-Solomon(RS)编码理论的分析,开发了一种用于远程空间通信的RS(255,223)编码器的紧凑型结构。编码器使用32个优化的校正乘法器实现,其中基于RS编码器中因子的结构分析,减少了冗余运算,以减少模2或XOR元素的加法运算数量,这些运算简单且可提供高速运算。仿真结果表明,所开发的结构具有较高的效率和较低的复杂度,并且具有良好的编码性能。%里德所罗门编码用于识别和纠正传输和存储系统中的数据错误。在本文中,我们基于对用于深空通信的里德-所罗门(RS)编码理论的分析,设计了一种紧凑的RS(255,223)编码器结构。该编码器由32个优化的有限乘法器实现,在分析RS编码器中简单且可确保高速运算的乘法器结构的基础上,减少了冗余运算以最大程度地减少了模2加法器或XOR门的数量。仿真结果表明,所设计的结构具有效率高,复杂度低等优点,保证了良好的编码性能。

著录项

获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号