基于SoC FPGA的MIPS处理器验证平台设计

摘要

随着集成电路制程工艺的迅猛发展,数字集成电路复杂度越来越高,这对集成电路的验证带来了严峻挑战。相比软件仿真,数字芯片采用FPGA进行逻辑验证,可以大大提高验证的速度。近年来,So CFPGA的出现对于验证平台的设计提供了一种新的启发。本文提出一种基于So CFPGA的MIPS处理器验证平台的设计。采用ZYNQ芯片中的ARM主处理器实时控制监测MIPS从处理器的运行状态,来达到验证MIPS处理器的目的。同时ARM主处理器运行Linux操作系统,在不需要断电重新配置的情况下,通过执行不同的C程序实现不同功能的验证,大大提高了MIPS处理器的验证效率。