应用于14bit低功耗流水线ADC的sub-ADC电路设计

摘要

基于SMIC 0.18μm标准CMOS工艺,设计了一种应用于14bit、100 MHz采样频率低功耗流水线ADC的1.5位sub-ADC单元电路.sub-ADC主要包括核心模块比较器电路和编码单元电路.采用由前置放大器和锁存器构成的动态锁存比较器,来实现较高的速率.为降低流水线ADC的每一级功耗,提出一种新结构的sub-ADC电路,实现前置放大器在相邻的比较器中共享,增加复位开关电路降低"回踢"噪声和消除两锁存器之间的相互干扰.仿真结果表明:在3V电源电压、100 MHz的采样频率下,输入输出正确翻转,传输延时为1.73ns,功耗为157.3μA,可满足高精度低功耗流水线ADC的性能要求.