首页> 中文期刊> 《微纳电子技术》 >用于后栅工艺的SOI-FinFET选择性沟道缩小技术

用于后栅工艺的SOI-FinFET选择性沟道缩小技术

         

摘要

在FinFET技术中Fin的宽度对器件性能有重要影响。较窄的Fin能够更好地抑制短沟道效应,改善器件亚阈值特性,但同时也导致源漏扩展区寄生电阻增大,驱动电流减小。提出了一种用于FinFET后栅工艺的选择性沟道缩小技术,即在去除多晶硅假栅后,对沟道区露出的Fin进行氢气(含氯基)热退火处理,在减小沟道区Fin的宽度、使沟道区Fin表面光滑的同时,保持源漏扩展区Fin的宽度不变。这种自对准的沟道缩小方法简单有效地解决了亚阈值特性和源漏扩展区寄生电阻对Fin宽要求不一致的问题,并改善了器件的拐角效应。这项工艺集成技术应用于栅长为25 nm^0.5μm的SOI-FinFET器件结构中,并测试得到了良好的器件电学特性。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号