首页> 中文期刊> 《电子学报》 >应用混合游程编码的SOC测试数据压缩方法

应用混合游程编码的SOC测试数据压缩方法

         

摘要

本文提出了一种有效的基于游程编码的测试数据压缩/解压缩的算法:混合游程编码,它具有压缩率高和相应解码电路硬件开销小的突出特点.另外,由于编码算法的压缩率和测试数据中不确定位的填充策略有很大的关系,所以为了进一步提高测试压缩编码效率,本文还提出一种不确定位的迭代排序填充算法.理论分析和对部分ISCAS 89 benchmark电路的实验结果证明了混合游程编码和迭代排序填充算法的有效性.

著录项

  • 来源
    《电子学报》 |2005年第11期|1973-1977|共5页
  • 作者单位

    西安电子科技大学微电子学院宽禁带半导体材料与器件重点实验室,陕西西安,710071;

    西安电子科技大学微电子学院宽禁带半导体材料与器件重点实验室,陕西西安,710071;

    西安电子科技大学微电子学院宽禁带半导体材料与器件重点实验室,陕西西安,710071;

    西安电子科技大学微电子学院宽禁带半导体材料与器件重点实验室,陕西西安,710071;

  • 原文格式 PDF
  • 正文语种 chi
  • 中图分类 TP391.76;
  • 关键词

    测试数据压缩; 不确定位填充; system-on-a chip(SOC)测试; 混合游程编码;

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号