ITTPN; circuit delay computation; complete finite prefix;
机译:基于DNA计算模型的实时并行和恒定延迟逻辑电路设计方法
机译:基于DNA计算模型的实时并行和恒定延迟逻辑电路设计方法
机译:亚阈值互连电路的紧凑模型和延迟计算
机译:基于ITTPN的电路延迟计算
机译:对延迟不敏感的双轨逻辑电路中计算加速的性能分析。
机译:OptCircuit:遗传电路计算设计的基于优化的方法
机译:计算延迟模型以估计CMOS电路中浮动立方体的延迟