Phase locked loops; Jitter; Calibration; Clocks; Interpolation; Delays; Solid state circuits;
机译:使用具有50-PE分辨率的全数字嵌套延迟锁定环路和LIDAR传感器的高吞吐量的低功耗多通道时间 - 数字转换器
机译:采用脉冲训练时间放大器的65 nm CMOS分辨率为7位,3.75 ps的两步式时间数字转换器
机译:基于级联时差放大器的1.0 ps分辨率时间数字转换器,利用差分逻辑延迟单元
机译:一个具有1 ps分辨率时间数字转换器的快速锁定全数字锁相环,使用校准的时间放大器和插值数字控制振荡器
机译:具有2.21 PS单射精度的0.1 PS分辨率粗细的时间到数字转换器
机译:在具有实时温度校正的60 nm FPGA中实现的8.8 ps RMS分辨率时间数字转换器
机译:1-1-1具有6 ps分辨率和三阶噪声整形的MASH德尔塔-西格玛时间数字转换器