14位100MSPS流水线ADC的SMDAC设计

摘要

本论文基于smic 130hm工艺设计了一款应用于14 bit 100Msps流水线ADC的基于运放和电容共享的低功耗SMDAC,第一级采用2.5 bit结构以减少电路KT/C噪声的影响,并满足电路精度和速度要求.在SMDAC的工作时序中加入一个短时间的复位相位来消除运放输入端记忆效应.一种使用输入跨导可控技术的两级带增益自举的折叠式运放被应用在本运放共享结构中,以使运放在不同的反馈系数下相位裕度稳定,并保持输入对管的过驱恒定.设计的运放在1/2和1/4的反馈系数下均能达到100 dB的环路增益,1GHz的环路带宽和60°的相位裕度.SMDAC能在半周期内建立到所要求精度的1/2LSB并留有足够余量.