支持变长密钥的AES算法的FPGA实现

摘要

在兼顾算法性能的同时,给出了一种AES算法的FPGA实现,采用逻辑部件复用的形式对变长密钥提供支持,在不需改变逻辑的情况下支持128位、192位和256位三种密钥长度。密钥扩展过程和加密(解密)过程同步,在多个加密(解密)部件并行工作的情况下可以共享同一个密钥扩展部件,从而降低芯片逻辑资源的使用。