NAND闪存

摘要： 今日,三星宣布已开发出用于企业服务器的PM1743固态硬盘。PM1743固态硬盘拥有最新的PCIe 5.0接口和三星的第6代V-NAND闪存技术。三星表示,PCIe 5.0可以提供每秒32GT(千兆传输)的带宽,是PCIe 4.0的2倍。PM1743采用专为最新PCIe标准而设计的控制器,可提供良好的读写速度,以满足数据中心的性能要求。三星PM1743拥有13000MB/s的顺序读取速度和每秒2500K输入/输出操作(IOPS)的随机读取速度,与此前基于PCIe 4.0的产品相比,速度分别提升了1.7倍和1.9倍。

摘要： 3DNAND闪存与2DNAND闪存在存储架构上虽然有比较明显的差异,但是其存储单元的基本物理结构组成是相同的。在3DNAND存储器结构中,采用垂直堆叠多层数据存储单元的方式,实现堆叠式的3DNAND存储器结构。在3DNANDFlash中,多位存储单元可被编程于多阶编程阈值电压的其中之一阶,以实现一个多位存储单元可以存储多个不同数据的目的。

摘要： 希捷与群联增强合作扩充企业级SSD产品组合希捷科技日前与全球领先NAND闪存控制芯片和存储方案供货商群联电子宣布,将扩充其下一代高性能、高密度的企业级NVMe SSD产品阵容。新的产品将通过提高存储密度、降低功耗和提高性能来帮助企业降低TCO。此外,双方还宣布已建立长期合作伙伴关系,以加强企业级SSD产品的开发周期与销售布局。自2017年开始,希捷和群联就已经在希捷主流SATA SSD产品上展开合作。

摘要： 与处理器和显卡等类似,存储行业也是一个竞争激烈的"战场”。但与处理器、显卡行业不同的是,参与“战斗”的可不只有几家厂商。在这个“战场”里既有上百家厂商参与、群雄逐鹿的精彩,也有被淘汰的无奈,如早已退出存储行业的三菱、松下、NEC。更有“大鱼吃小鱼”的市场法则,如被希捷收购的迈拓、LaCi e,以及被西部数据“吃”掉的日立存储。然而有消亡,就必然有新生。

摘要： 很多人对Solidigm这个新的存储品牌很陌生,其实它并不是新创品牌,而是海力士收购英特尔NAND闪存及存储业务,创建的品牌,也就是说,英特尔原有的NAND产品线以后就会以Solidigm这个新品牌出现。

摘要： 首款消费级产品意义重大回看2021年,全球固态硬盘的出货量排名SK Hynix排在第四,而收购英特尔NAND闪存及存储业务之后,也就是Solidigm,出货量极有可能在2022年超越排名第三的铠侠,挤进前三,所以Solidigm的每一款新品发布对这个新品牌来说都非常重要。当然,英特尔存储原有的份额主要集中在企业级之上,也非常稳定;但如果从提升增量的角度来看,消费级的产品对其而言或许更为重要。

摘要： 毫无疑问,在当前IT硬件中,国产固态存储设备与国外产品的差距是相对较小的。由长江存储生产的国产3D NAND闪存已经非常成熟,64层堆叠的3D NAND颗粒已大规模投入使用,128层堆叠的3D NAND颗粒也开始量产。主控芯片,不论是我国的群联、慧荣,还是新兴的浙江联芸科技到北京忆芯科技,都能提供覆盖NVMe、SATA等主要技术规范的解决方案。其实哪怕是重要性稍低的缓存部分,南亚科技、长鑫存储也都有大量成熟的产品,让我们能在固态硬盘上使用国产内存颗粒作缓存。国产固态存储产品的各个关键元器件都实现了独立自主,这也让存储厂商能快速推出多款纯国产SSD。除了率先推出纯国产SSD的光威,此次我们还收到了来自其他品牌的三款国产SSD。那么它们的表现如何?是否值得购买?接下来就让我们通过实战测试来得出答案。

摘要： 英特尔将旗下NAND闪存业务出售给SK海力士无疑是2020年底业内影响最大的消息之一。一直以来,英特尔在存储产业上都占据着相当重要的地位,无论是NAND产品还是傲腾产品,英特尔的竞争优势都是非常出色的。考虑到英特尔近年来的发展状况、人事变动以及在产品和生产线方面的调整,出售NAND从而专精于计算产业,应该是英特尔考虑长远后做出的慎重决策。作为一个独立的部门,无论是在英特尔还是未来交由SK海力士运营,英特尔的NAND部门依旧拥有业内一流的影响力和技术研发能力。为了进一步说明有关英特尔出售NAND部门后的一些变化以及NAND部门自己在技术和产品上的新进展,2021年4月,英特尔在上海召开了NAND产品技术沟通会议,就这些内容做出了详细的解释,并给出了一些新的技术路线图和最新的产品信息。

摘要： 针对现有NAND闪存垃圾回收算法对回收效率和数据冷热分离考虑的不足,提出了一种基于无效页年龄的NAND闪存垃圾回收算法.该算法提出了新的回收块选择策略,用无效页年龄计算回收代价,同时使用静态磨损的方法保证了物理块的磨损均衡.此外,算法重新定义了逻辑页数据热度计算公式,提出使用动态调节的阈值将有效数据分为热数据、次热数据、次冷数据和冷数据,将不同类型的数据迁移到不同的空闲块中,有效实现了逻辑页数据的冷热分离.实验结果表明,与GR,CB,CAT,FaGC,FaGC+算法相比,该算法取得了最小的垃圾回收代价以及更好的磨损均衡效果.

摘要： 传统SPI NAND Flash存在存储容量小,传输速率低以及协议命令复杂不统一的问题,本文基于SOC设计方法,提出一种新型SPI NAND控制器架构,以FPGA作为设计载体,采用双向SPI接口技术,通过FTL算法完成逻辑地址到物理地址的转化,实现Flash颗粒数据的高效读写操作.通过搭建测试环境对本设计与传统SPI NAND Flash进行比对测试,实验结果表明:本设计在存储容量、传输速率和主控命令复杂度等方面的性能指标均有较大幅度提升,验证了架构的合理性和高效性.

摘要： LDPC码被应用于NAND闪存,但存在软信息获取和误码平层问题.本文提出了本文提出一个基于BCH码+LDPC码的NAND闪存新型ECC纠错架构.由BCH码生产软信息,提供给LDPC码.利用超算中心的计算能力,提出了一种低误码平层LDPC码构造方法,构造了低误码平层的LDPC码.经过仿真分析,本文提出的ECC纠错架构具有较好的性能.

摘要： LDPC码被应用于NAND闪存,但存在软信息获取和误码平层问题.本文提出了本文提出一个基于BCH码+LDPC码的NAND闪存新型ECC纠错架构.由BCH码生产软信息,提供给LDPC码.利用超算中心的计算能力,提出了一种低误码平层LDPC码构造方法,构造了低误码平层的LDPC码.经过仿真分析,本文提出的ECC纠错架构具有较好的性能.

摘要： LDPC码被应用于NAND闪存,但存在软信息获取和误码平层问题.本文提出了本文提出一个基于BCH码+LDPC码的NAND闪存新型ECC纠错架构.由BCH码生产软信息,提供给LDPC码.利用超算中心的计算能力,提出了一种低误码平层LDPC码构造方法,构造了低误码平层的LDPC码.经过仿真分析,本文提出的ECC纠错架构具有较好的性能.

摘要： LDPC码被应用于NAND闪存,但存在软信息获取和误码平层问题.本文提出了本文提出一个基于BCH码+LDPC码的NAND闪存新型ECC纠错架构.由BCH码生产软信息,提供给LDPC码.利用超算中心的计算能力,提出了一种低误码平层LDPC码构造方法,构造了低误码平层的LDPC码.经过仿真分析,本文提出的ECC纠错架构具有较好的性能.

摘要： 提出以NAND Flash为存储介质设计高速大容量固态记录器；讨论了如何解决NAND Flash的写入速度慢、存在无效块等关键问题，在此基础上给出高速大容量固态记录器的系统结构框图，介绍了系统的工作原理；最后，给出了系统样机实现的技术指标，120 MB／s的持续记录速率，16 GB的存储容量。

摘要： 提出以NAND Flash为存储介质设计高速大容量固态记录器；讨论了如何解决NAND Flash的写入速度慢、存在无效块等关键问题，在此基础上给出高速大容量固态记录器的系统结构框图，介绍了系统的工作原理；最后，给出了系统样机实现的技术指标，120 MB／s的持续记录速率，16 GB的存储容量。

摘要： 提出以NAND Flash为存储介质设计高速大容量固态记录器；讨论了如何解决NAND Flash的写入速度慢、存在无效块等关键问题，在此基础上给出高速大容量固态记录器的系统结构框图，介绍了系统的工作原理；最后，给出了系统样机实现的技术指标，120 MB／s的持续记录速率，16 GB的存储容量。

摘要： 提出以NAND Flash为存储介质设计高速大容量固态记录器；讨论了如何解决NAND Flash的写入速度慢、存在无效块等关键问题，在此基础上给出高速大容量固态记录器的系统结构框图，介绍了系统的工作原理；最后，给出了系统样机实现的技术指标，120 MB／s的持续记录速率，16 GB的存储容量。

摘要： 提出以NAND Flash为存储介质设计高速大容量固态记录器；讨论了如何解决NAND Flash的写入速度慢、存在无效块等关键问题，在此基础上给出高速大容量固态记录器的系统结构框图，介绍了系统的工作原理；最后，给出了系统样机实现的技术指标，120 MB／s的持续记录速率，16 GB的存储容量。

摘要： 基于NAND闪存的固态盘凭借其体积小、非易失性、访问速度快、可靠性高以及功耗低等诸多优点，能较好缓解I/O性能瓶颈问题，已经逐渐成为研究热点。但是由于写前擦除特性和擦除次数有限从而严重影响SSD的可靠性，在产业界引起不少波动，如何在现有基础上提高固态盘的可靠性成为学术界和产业界关注的研究重点。本文在介绍基于闪存固态盘技术特性的基础上，分析了其内部结构，对从芯片级到系统级的可靠性影响因素进行了着重研究分析，并给出了部分解决方案。

摘要： 一种对NAND闪存器件进行编程的方法，包括：编程电压生成电路将初始编程电压脉冲施加到NAND闪存的预定页面；控制器验证所述预定页面的多个验证电平，所述多个验证电平小于验证所述预定页面的最低程序状态的第一状态验证电压；所述控制器在所述预定页面的所述多个验证电平之一通过验证时确定后续编程电压脉冲的幅度；以及所述编程电压生成电路将所述后续编程电压脉冲施加到所述预定页面。

摘要： 本发明提供了一种高堆叠层数3D NAND闪存的制作方法及3D NAND闪存，包括以下步骤：提供一个基片晶圆，所述基片晶圆上具有MOS器件区和第一存储器件区；提供一个键合晶圆，所述键合晶圆上具有金属连线区和第二存储器件区；键合连接；具体为将键合晶圆翻转，使得所述金属连线区对应MOS器件区，第二存储器件区对应第一存储器件区，并依靠范德华力使得键合晶圆和基片晶圆直接键合连接；连接后处理；具体包括将键合晶圆进行衬底减薄，制造金属互联层，形成与MOS器件和存储器件的金属连线。本发明克服了现有工艺对于N/O堆叠结构的层数限制，获得高堆叠层数3D NAND闪存，提高3D NAND闪存的存储能力。

摘要： 本申请涉及一种NAND闪存的垃圾回收方法及NAND闪存，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的通道；所述NAND闪存包括：多个SRAM，每个SRAM与一个所述通道相对应，用于读取对应通道的待读取子数据块的数据，控制器，用于控制所述SRAM对数据的读/写；所述垃圾回收方法包括：所述每个SRAM同时读取对应通道的待读取子数据块的有效数据。本发明实施例进一步提高了NAND闪存的垃圾回收的效率。

摘要： 一种用于具有多条位线的3D NAND闪存的操作方法，其中，多条位线包括多个层，该操作方法包括：将3D NAND闪存的多条位线的多个上层定义为多个上部选择栅极，并将3D NAND闪存的多条位线的顶层定义为顶部虚设层；以及在编程时，在所述多条位线的选择位线的第一顶部虚设层上施加第一电压，以导通所述多条位线的所述选择位线的所述第一顶部虚设层。

摘要： 本发明实施例公开了一种NAND闪存管理方法、主机、NAND闪存读写方法及NAND闪存控制器，本发明实施例NAND闪存管理方法包括：获取NAND闪存的坏块信息；根据坏块信息确定第一绑定块和第二绑定块，第一绑定块中互相绑定的物理块均为好块，第二绑定块中互相绑定的物理块中包括坏块；将第一绑定块的信息存入准绑定块表中，将第二绑定块中好块的信息存入NAND闪存中的单独物理块表中；向NAND闪存发送存储请求，存储请求包括准绑定块表和单独物理块表，以使得NAND闪存的控制器将准绑定块表和单独物理块表存入NAND闪存中，并通过并行读写命令对第一绑定块进行访问，通过标准读写命令对第二绑定块中的好块进行访问，能够兼顾NAND闪存的高速与大容量。

摘要： 公开了一种用于对NAND闪存及NOR/NAND组合闪存编程的闪存编程器，以及当进行在线测试期间执行闪存器件NAND编程的方法和系统。闪存编程器可从在线测试器接收程序文件，以及从NAND闪存器件接收器件信息，且所述器件信息包括有关无效存储单元的信息。所述闪存编程器转换所述程序文件，以处理所述无效存储单元，并随后利用所述已转换的程序文件对所述NAND闪存器件编程。所述闪存编程器的在所述在线测试器和被测单元之间转换的功能还使得能够更有效地对其它闪存器件编程。

摘要： 本发明提供了一种NAND闪存的制作方法，包括：提供衬底，并在所述衬底上形成有至少两个浮栅层，相邻浮栅层之间设置有开口，所述浮栅层上形成有第一侧墙，所述第一侧墙覆盖所述浮栅层的侧壁和顶部；形成控制栅材料层，所述控制栅材料层填充所述开口并覆盖所述第一侧墙；对控制栅材料层进行刻蚀工艺，以形成控制栅层，并且所述浮栅层处形成浮栅层残留物；进行原子层沉积氧化工艺，以形成第一氧化层，所述第一氧化层覆盖控制栅层和开口；进行快速热氧化工艺，以形成第二氧化层，快速热氧化工艺的工艺气体穿透第一氧化层去除浮栅层残留物。解决了控制栅刻蚀过程中，浮栅的残留物导致相邻浮栅短路以及漏电的问题。

摘要： 本发明提供了一种NAND闪存的数据读取方法、装置及NAND闪存系统，所述方法包括：通过第一预设电压对NAND闪存中的多个存储单元进行硬解码，并获得第一电压状态；当硬解码不成功时，通过第二预设电压对NAND闪存中的多个存储单元进行第一次软解码，并获得第二电压状态；当第一次软解码不成功时，根据第一电压状态和第二电压状态确定NAND闪存中的多个存储单元中处于第一电压状态和第二电压状态之间的存储单元的个数；根据个数确定解码等级；根据解码等级选取粗粒度解码或细粒度解码对NAND闪存中的多个存储单元进行第二次软解码；若第二次软解码成功，则经过第二次软解码后的解码数据为NAND闪存的读取数据。本发明提高了闪存NAND的数据读取性能。

摘要： 一种对NAND闪存器件进行编程的方法，包括：编程电压生成电路将初始编程电压脉冲施加到NAND闪存的预定页面；控制器验证所述预定页面的多个验证电平，所述多个验证电平小于验证所述预定页面的最低程序状态的第一状态验证电压；所述控制器在所述预定页面的所述多个验证电平之一通过验证时确定后续编程电压脉冲的幅度；以及所述编程电压生成电路将所述后续编程电压脉冲施加到所述预定页面。

摘要： 本发明公开了一种NAND闪存的形成方法，包括提供半导体衬底，半导体衬底上具有浮栅氧化材料层、位于浮栅氧化材料层上的浮栅材料层；形成贯穿浮栅材料层、浮栅氧化材料层和部分半导体衬底的沟槽，且使浮栅材料层形成浮栅层,使浮栅氧化材料层形成浮栅氧化层；在沟槽内壁形成保护层，保护层覆盖半导体衬底和浮栅膜且暴露出浮栅氧化膜；横向刻蚀部分所述浮栅氧化膜，以暴露出浮栅膜朝向沟槽的底部边角以及暴露出半导体衬底朝向沟槽的顶部边角；横向刻蚀部分所述浮栅氧化膜之后，对暴露出的浮栅膜朝的底部边角以及暴露出的半导体衬底的顶部边角进行圆滑处理，以提高NAND闪存的性能。本发明还提供了一种性能更好的NAND闪存。