NAND

摘要： 美光推出的基于176层垂直集成NAND技术的数据中心固态硬盘(SSD),美光7450 NVMeTMSSD可实现2毫秒(ms)或更低的服务质量(QoS)延迟,提供丰富的存储容量和外形规格,以满足数据中心工作负载的严苛要求。这款数据中心SSD采用了美光的NAND技术来实现具备超高效率的设计,包括176层存储单元以及CMOS阵列下(CMOS-under-the-array)技术。7450 SSD集成了美光自有DRAM、内部开发的SoC系统级芯片和相关固件,能快速响应市场客户需求,并支持更强的设备安全功能。

摘要： In this article,the design,fabrication and characterization of silicon carbide(SiC)complementary-metal-oxide-semiconductor(CMOS)-based integrated circuits(ICs)are presented.A metal interconnect strategy is proposed to fabricate the fundamental N-channel MOS(NMOS)and P-channel MOS(PMOS)devices that are required for the CMOS circuit configuration.Based on the mainstream 6-inch SiC wafer processing technology,the simultaneous fabrication of SiC CMOS ICs and power MOSFET is realized.Fundamental gates,such as inverter and NAND gates,are fabricated and tested.The measurement results show that the inverter and NAND gates function well.The calculated low-to-high delay(low-to-high output transition)and high-to-low delay(high-to-low output transition)are 49.9 and 90 ns,respectively.

摘要： 在2022年6月下刊中,我们曾为您详细介绍过SK海力士收购英特尔NAND和SSD业务后成立的新公司:Solidigm,并对它的D7-P5520、D7-P5620两款企业级SSD进行了深度的硬件解析。而与SK海力士、英特尔类似的是,集合两家资源、人才建立的Solidigm显然也具备研发制造消费级SSD的能力,因此为了给广大普通用户也提供存储服务,在企业级SSD发布以后,Solidigm也迅速发布了其首款消费级产品:P41 Plus PCIe 4.0 SSD。那么从技术、规格来看,这款产品与其他厂商的消费级SSD相比有什么不同,有哪些新的技术特性呢?

摘要： 我们不断向先进的CMOS的微缩和新存储技术的转型,导致半导体器件结构日益复杂化。例如,在3D NAND内存中,容量的扩展通过垂直堆栈层数的增加来实现,在保持平面缩放比例恒定的情况下,这带来了更高深宽比图形刻蚀工艺上的挑战,同时将更多的阶梯连接出来也更加困难。人们通过独特的整合和图案设计方案来解决工艺微缩带来的挑战,但又引入了设计规则方面的难题。

摘要： 当前,3DNAND Flash快闪存储器产品量产的最高堆叠层数为128层,不过三星正在研发更高层数的快闪存储器。据韩国媒体《ETnews》近日报道,三星目前正在开发具有160层或更高层的第7代V-NAND快闪存储器,并且在相关技术方面已经取得重大进展。《ETnews》指出,三星的第7代V-NAND快闪存储器将采用"双堆叠"的技术来达到更多堆叠层的目的。

摘要： 意法半导体推出高速抗辐射逻辑产品系列的两个首发产品,让航天电子数字电路工作频率达到150 MHz以上。QML-V标准认证的RHFOSC04(SMD 5962F20207)晶振驱动器/分频器芯片和RHFAHC00(SMD 5962F18202)四路NAND门逻辑芯片的门工作速度是典型抗辐射加固逻辑芯片的两倍以上,保证高频电路响应速度更快。采用意法半导体专有的经过整个航天工业检验的130 nm CMOS技术设计,新器件兼备高工作速度、低工作电流和业内一流的高达300 krad(Si)TID的RHA(抗辐射加固保证)级别的抗辐射能力,在125 MeV.cm^2/mg下无SEL和SET现象发生。

摘要： 闪迪至尊高速M.2 NVMe 3D固态硬盘是西部数据面向主流市场推出的一款产品,其技术规格、定位与西部数据之前发布的SN550类似。从外观上看,整块SSD只有一颗主控、一颗闪存芯片,SSD背面没有任何芯片。原因就在于这款SSD采用了96层堆叠的3D NAND TLC闪存颗粒,单颗闪存容量就能达到1TB。新闪存除了堆叠层数相比64层增加50%,存储密度更高外,96层堆叠闪存还首次应用了带宽可达800MT/s的Toggle 3.0闪存接口。

摘要： 很幸运,2020年伊始,闪存颗粒的价格暂时没有太大的变化,还是像去年保持走低的趋势,固态硬盘的价格仍然非常诱人。举例来说,金士顿最近发布了两款面向主流用户的固态硬盘KC600系列、A2000系列,前者是一款基于SATA接口的SSD,其512GB产品的售价仅为500元出头;后者是一款采用NVMe主控、性能更高的产品,还附送了Tt散热器,但它的售价却更加便宜,其500GB产品的价格只有约460元左右。而且值得一提的是,两款产品采用的都还是3D NAND TLC颗粒,并没有选用成本更低、性能更差的QLC颗粒。那么在固态硬盘价格如此低廉的今天,在实际应用上,它们是否能为消费者带来令人满意的体验呢?此次我们特别对这两款金士顿主流SSD进行了实战测试。

摘要： 兆易创新(GigaDevice)近日宣布,正式推出全国产化24nm工艺节点的4Gb SPI NAND Flash产品 ——GD5F4GM5系列。该系列产品实现了从设计研发、生产制造到封装测试所有环节的纯国产化和自主化,并已成功量产,标志着国内SLC NAND Flash产品正式迈入24nm先进工艺时代。

摘要： NAND型Flash存储器以其读写速度快,存储密度大,可擦除,I/O口命令、地址、数据线复用和接口便利等特点,正成为大型数据存储;如数字录音、图像存储、嵌入式文件系统等领域的首选载体.本文以Samsung公司的NAND型Flash存储器K9K1G08U0M为例给出Flash的结构和工作原理,并重点介绍了与ALTERA公司的FPGA:EPF10K30E的硬件接口电路及对闪速存储器操作的硬件逻辑实现方法.

摘要： NAND型Flash存储器以其读写速度快,存储密度大,可擦除,I/O口命令、地址、数据线复用和接口便利等特点,正成为大型数据存储;如数字录音、图像存储、嵌入式文件系统等领域的首选载体.本文以Samsung公司的NAND型Flash存储器K9K1G08U0M为例给出Flash的结构和工作原理,并重点介绍了与ALTERA公司的FPGA:EPF10K30E的硬件接口电路及对闪速存储器操作的硬件逻辑实现方法.

摘要： NAND型Flash存储器以其读写速度快,存储密度大,可擦除,I/O口命令、地址、数据线复用和接口便利等特点,正成为大型数据存储;如数字录音、图像存储、嵌入式文件系统等领域的首选载体.本文以Samsung公司的NAND型Flash存储器K9K1G08U0M为例给出Flash的结构和工作原理,并重点介绍了与ALTERA公司的FPGA:EPF10K30E的硬件接口电路及对闪速存储器操作的硬件逻辑实现方法.

摘要： NAND型Flash存储器以其读写速度快,存储密度大,可擦除,I/O口命令、地址、数据线复用和接口便利等特点,正成为大型数据存储;如数字录音、图像存储、嵌入式文件系统等领域的首选载体.本文以Samsung公司的NAND型Flash存储器K9K1G08U0M为例给出Flash的结构和工作原理,并重点介绍了与ALTERA公司的FPGA:EPF10K30E的硬件接口电路及对闪速存储器操作的硬件逻辑实现方法.

摘要： NAND型Flash存储器以其读写速度快,存储密度大,可擦除,I/O口命令、地址、数据线复用和接口便利等特点,正成为大型数据存储;如数字录音、图像存储、嵌入式文件系统等领域的首选载体.本文以Samsung公司的NAND型Flash存储器K9K1G08U0M为例给出Flash的结构和工作原理,并重点介绍了与ALTERA公司的FPGA:EPF10K30E的硬件接口电路及对闪速存储器操作的硬件逻辑实现方法.

摘要： NAND型Flash存储器以其读写速度快,存储密度大,可擦除,I/O口命令、地址、数据线复用和接口便利等特点,正成为大型数据存储;如数字录音、图像存储、嵌入式文件系统等领域的首选载体.本文以Samsung公司的NAND型Flash存储器K9K1G08U0M为例给出Flash的结构和工作原理,并重点介绍了与ALTERA公司的FPGA:EPF10K30E的硬件接口电路及对闪速存储器操作的硬件逻辑实现方法.

摘要： NAND型Flash存储器以其读写速度快,存储密度大,可擦除,I/O口命令、地址、数据线复用和接口便利等特点,正成为大型数据存储;如数字录音、图像存储、嵌入式文件系统等领域的首选载体.本文以Samsung公司的NAND型Flash存储器K9K1G08U0M为例给出Flash的结构和工作原理,并重点介绍了与ALTERA公司的FPGA:EPF10K30E的硬件接口电路及对闪速存储器操作的硬件逻辑实现方法.

摘要： 本发明实施例公开了一种NAND闪存的读操作处理方法、装置和NAND存储设备。其中，所述方法应用于NAND存储设备，所述存储设备包括多条字线和多个NAND存储器单元，每条字线分别与对应的存储器单元连接，所述方法包括：确定待读取的存储器单元；为与所述待读取的存储器单元对应的字线相邻的两条字线加第一电压，其中，第一电压为经滤波器滤波后的电压；为所述待读取的存储器单元对应的字线加第二电压，其中，第一电压大于第二电压。本发明实施例通过为与待读取的存储器单元对应的字线相邻的两条字线加经滤波器滤波后的电压，通过滤波器减小该相邻的两条字线上电压的波动，从而减小待读取的存储器单元对应的字线上电压的波动，以提高读操作的准确性。

摘要： 一种对NAND闪存器件进行编程的方法，包括：编程电压生成电路将初始编程电压脉冲施加到NAND闪存的预定页面；控制器验证所述预定页面的多个验证电平，所述多个验证电平小于验证所述预定页面的最低程序状态的第一状态验证电压；所述控制器在所述预定页面的所述多个验证电平之一通过验证时确定后续编程电压脉冲的幅度；以及所述编程电压生成电路将所述后续编程电压脉冲施加到所述预定页面。

摘要： 本发明提供一种3D NAND存储器的验证统计电路、3D NAND存储器的验证统计方法及3D NAND存储器，在本发明所提供的3D NAND存储器的验证统计电路中，通过数据寄存输出单元输出的数据信号对参考电流控制单元的控制调节，能输出多种大小的参考电流，基于多种大小的参考电流，能对写入失败汇总电流进行逐次逼近比较并输出，由高到低，且输出为加权码，无需译码器进行译码转换，电路结构及逻辑原理简单，快速高效地实现了3D NAND存储器中写入失败存储单元的个数验证统计；此外，多次比较时共用同一个量化单元，实现了量化单元的分时复用，进一步精简了电路结构，减小了对应芯片的面积以及功耗。

摘要： 通过提供漏极选择晶体管的两个对，两个垂直NAND串可以共享公共位线。含有漏极选择晶体管的邻接对的每个垂直NAND串的沟道并入到相应的垂直半导体沟道中，其邻接于连接到公共位线的相应的漏极区域。漏极选择晶体管在每个级别处具有不匹配的阈值电压，使得每个垂直NAND串包括相应的漏极选择晶体管比相同级别处的其他垂直NAND串的副本漏极选择晶体管具有更高的阈值电压的级别。通过导通四个漏极选择晶体管之中的三个漏极选择晶体管，可以仅激活一个垂直NAND串，而将公共位线偏置在适当的偏置电压处。可以仅在激活的NAND串上进行编程操作或读取操作。

摘要： 本发明实施例公开了基于ECC的NAND数据Read Retry纠错方法和NAND控制器，方法包括：a读取目标数据帧和其相邻的可纠错数据帧，记录可纠错数据帧的ECC纠错的第一错误比特值，目标数据帧为ECC不能纠错数据帧，可纠错数据帧为ECC可纠错数据帧；b设置Read Retry的电压变化阈值；c基于当前电压变化阈值重新读取目标数据帧和可纠错数据帧，记录可纠错数据帧的ECC纠错的第二错误比特值；d比较第一错误比特值和第二错误比特值，当第一错误比特值大于第二错误比特值时增加电压变化阈值，反之减小电压变化阈值；e将变化后的电压变化阈值作为当前电压变化阈值，返回执行c；重复执行c‑e，直到目标数据帧的可纠错比特值达到ECC纠错能力值。本发明实施例可减小Read Retry方法的读取次数。

摘要： 本发明提供了一种高堆叠层数3D NAND闪存的制作方法及3D NAND闪存，包括以下步骤：提供一个基片晶圆，所述基片晶圆上具有MOS器件区和第一存储器件区；提供一个键合晶圆，所述键合晶圆上具有金属连线区和第二存储器件区；键合连接；具体为将键合晶圆翻转，使得所述金属连线区对应MOS器件区，第二存储器件区对应第一存储器件区，并依靠范德华力使得键合晶圆和基片晶圆直接键合连接；连接后处理；具体包括将键合晶圆进行衬底减薄，制造金属互联层，形成与MOS器件和存储器件的金属连线。本发明克服了现有工艺对于N/O堆叠结构的层数限制，获得高堆叠层数3D NAND闪存，提高3D NAND闪存的存储能力。

摘要： 本发明实施例公开了一种NAND闪存管理方法、主机、NAND闪存读写方法及NAND闪存控制器，本发明实施例NAND闪存管理方法包括：获取NAND闪存的坏块信息；根据坏块信息确定第一绑定块和第二绑定块，第一绑定块中互相绑定的物理块均为好块，第二绑定块中互相绑定的物理块中包括坏块；将第一绑定块的信息存入准绑定块表中，将第二绑定块中好块的信息存入NAND闪存中的单独物理块表中；向NAND闪存发送存储请求，存储请求包括准绑定块表和单独物理块表，以使得NAND闪存的控制器将准绑定块表和单独物理块表存入NAND闪存中，并通过并行读写命令对第一绑定块进行访问，通过标准读写命令对第二绑定块中的好块进行访问，能够兼顾NAND闪存的高速与大容量。

摘要： 本发明提供一种NAND存储器安全代码生成模块和生成方法、以及内置有该NAND存储器安全代码生成模块的NAND存储器，该NAND存储器安全代码生成模块包括：CAM信息读取单元，该CAM信息读取单元对所述NAND存储器中的CAM信息进行读取；寄存器值更新单元，该寄存器值更新单元针对所述CAM信息读取单元读取到的所述CAM信息，对与各个所述CAM信息相对应的寄存器值进行更新；CRC码生成单元，该CRC码生成单元利用由所述寄存器值更新单元更新后的所述寄存器值来生成CRC码；以及安全代码存储单元，该安全代码存储单元更新并存储由所述CRC码生成单元生成的CRC码。

摘要： 本发明提供了一种NAND闪存的制作方法，包括：提供衬底，并在所述衬底上形成有至少两个浮栅层，相邻浮栅层之间设置有开口，所述浮栅层上形成有第一侧墙，所述第一侧墙覆盖所述浮栅层的侧壁和顶部；形成控制栅材料层，所述控制栅材料层填充所述开口并覆盖所述第一侧墙；对控制栅材料层进行刻蚀工艺，以形成控制栅层，并且所述浮栅层处形成浮栅层残留物；进行原子层沉积氧化工艺，以形成第一氧化层，所述第一氧化层覆盖控制栅层和开口；进行快速热氧化工艺，以形成第二氧化层，快速热氧化工艺的工艺气体穿透第一氧化层去除浮栅层残留物。解决了控制栅刻蚀过程中，浮栅的残留物导致相邻浮栅短路以及漏电的问题。

摘要： 本发明提供了一种NAND闪存的数据读取方法、装置及NAND闪存系统，所述方法包括：通过第一预设电压对NAND闪存中的多个存储单元进行硬解码，并获得第一电压状态；当硬解码不成功时，通过第二预设电压对NAND闪存中的多个存储单元进行第一次软解码，并获得第二电压状态；当第一次软解码不成功时，根据第一电压状态和第二电压状态确定NAND闪存中的多个存储单元中处于第一电压状态和第二电压状态之间的存储单元的个数；根据个数确定解码等级；根据解码等级选取粗粒度解码或细粒度解码对NAND闪存中的多个存储单元进行第二次软解码；若第二次软解码成功，则经过第二次软解码后的解码数据为NAND闪存的读取数据。本发明提高了闪存NAND的数据读取性能。