半带滤波器

摘要： 设计了一种用于音频功放的数字上采样滤波器,通过可配置的多级插值系统将多种采样率(44.1 kHz、48.0 kHz、88.2 kHz、96.0 kHz、176.4 kH、192 kHz)的音频信号采样频率提高到6.144/5.6448 MHz,解决了目前功放芯片只能兼容某种单一采样频率信号的问题,极大提高了音频功放的性能和音频功放芯片的灵活性。通过对半带滤波器算法结构研究,依据半带滤波器的特点,在不损失性能的前提下改进滤波器结构,使半带滤波器的资源消耗减少3/4。最终经Matlab和Modelism仿真验证分析,上采样率器带内纹波损失低于0.03 dB,各级滤波器阻带衰减-80 dB左右,滤波器最大群延时为2.052 ms,输出波形光滑,满足实际使用需求。

摘要： 半带滤波器广泛的应用于现代通信系统中,在电路的实现过程中,需要将滤波器系数量化成定点数,而滤波器系数的量化方法又会直接影响到滤波器的性能.基于滤波器系数的转换,本文提出了一种系数量化的优化方法,并推导出半带滤波器的优化实现结构.仿真结果表明,在相同的量化位宽下,优化后的滤波器性能更佳,阻带抑制纹波改善将近5dB.

摘要： 本文研究中进行了工作频段为30MHz—90MHz基于变容二极管的数字调谐跳频LC滤波器的研究与设计,设计出基于变容二极管的数字调谐跳频滤波器,利用电磁仿真软件?ADS进行进一步的仿真优化,达到满足无线通信系统所要求的设计指标.

摘要： 半带滤波器常被用于实现数字变频中数字信号的2倍抽取过程.对于抽取半带滤波器的无乘法器实现结构,常使用移位相加代替乘法操作减少硬件资源的使用,利用多相分解技术降低整体滤波的运算量,降低硬件实现总体功耗.在此基础上进一步提出了一种低功耗的实现方法.通过Modelsim软件仿真验证功能正确后,最后由Design Complier软件的综合结果表明,与传统一般移位相加实现结构相比,所提出的结构有效地降低了半带滤波器的面积及功耗.

摘要： The hopping frequency signals can be received accurately and efficiently by the channelized re-ceiver in the case that the frequency point parameters are determined.The tree structure receiver ensures the independence of the channel,and is flexible to apply.Then tree structure receiver is applied to the sig-nal reception of Tactical Targeting Networks Technology(TTNT) data link.The tree multi-level cascade structure receiver is designed for the TTNT signal which includes uniform distributed 16 hopping frequency points.The computation complexity of this structure is analyzed and the simulation results have proved the feasibility of the structure.Simulation results show that the tree multi-level cascade structure is efficient to separate the signals from different frequency points with the advantage of flexible structure and practicabili-ty,although the computation complexity of the tree multi-level cascade structure increases compared with that of the polyphase discrete Fourier transform(DFT) filter banks structure.%在确定频点参数的情况下,采用信道化接收机能够准确高效地实现对跳频信号的接收,其中树形结构接收机既保证信道间具有一定独立性,同时结构灵活.将该结构应用于战术目标瞄准网络技术(TTNT)数据链信号的接收,设计了TTNT信号非均匀分布的16个跳频频点的树形多级结构数字化接收机.分析了该结构的运算量大小,并通过仿真实验验证了该结构的可行性.仿真结果表明,树形多级级联结构相对于多相离散傅里叶变换(DFT)滤波器组结构运算量有所增加,但结构灵活,能够有效地分离出TTNT不同频点的信号,实用性更强.

摘要： 多速率信号处理系统是数字上变频处理的核心技术之一.多速率信号处理技术在解决匹配信号数据速率和保持传输信号波形有着明显优势.本文介绍一种利用基带成形滤波器和多级半带插值滤波器组成的多速率信号处理系统.通过FPGA设计系统,利用modelsim仿真验证系统,得出结论,设计的多速率信号处理系统满足信号速率匹配和保持传输信号波形的设计要求.%Multi-rate signal processing system is one of the core technology of digital up conversion processing. Multi-rate signal processing techniques in solving the match signal data rate and maintaining the transmission signal waveform has obvious advantages. This paper describes a multi-rate signal processing system which uses baseband shaping filter and multi-level half-band interpolation filter. By FPGA design system, using modelsim simulation system, concluded that, multi-rate signal processing satisfies systems signaling rate matching and maintain the transmission signal waveform.

摘要： 在通信系统中,FIR半带滤波器对于数字上变频的实现具有重要的作用,在FPGA中对数字上变频FIR滤波器的进行仿真与设计,半带插值滤波器通过多相位滤波和移位寄存器串折返相加达到节省逻辑资源的目的,同时,将多相位滤波通过一个数据与一个系数相乘达到相位处理简化,并进一步简化为一个简单的移位加法器.仿真结果表明,利用FPGA实现FIR半带滤波器该滤波器所使用的逻辑资源大幅减少,功耗降低,有效实现数字上变频功能.%In communication system,FIR half-band filter design plays an important role in achieving digital up-conversion.Through the simulation and design of digital up-conversion FIR filter in FPGA,a half-band interpolation filter can save logic resources by the string addition of a multi-phase filter and shift Bit-register.Moreover,it can simplify the processing of phase into a simple shift adder by multiplying one datum by one coefficient.The simulation results show that using FPGA in the FIR half-band filter can sharply reduce the consumption of logic resources,lower the power dissipation,and be beneficial to the digital frequency conversion function.

摘要： Digital decimation filter has taken most of the chip area in the sigma delta ADC.In order to reduce the chip area,a half band filter had been omitted by increasing the down-sampling ratio of CIC filter.Compared with the conventional filter structure,57 multipliers,56 adders and 61 state registers are saved without changing the overall down-sampling ratio and conversion precision,and the chip area is reduced.%数字抽取滤波器在∑△(Sigrna-delta)ADC芯片中占据了大部分的面积,为了减小芯片的面积,通过提高CIC (Cascade Integrator Comb)滤波器的降采样倍数,在整体设计中少用了1个半带滤波器,在达到相同设计目标的情况下,比使用传统结构进行设计的滤波器少用了57个乘法器、56个加法器以及61个状态寄存器,有效地减小了芯片的使用面积.

摘要： 设计了一个用于Delta-Sigma ADC内部降采样的数字滤波器，滤波器采用CIC与三个半带滤波器级联的结构，通过MATLAB的模型仿真表明，ADC的模拟调制器通此滤波器输出信号的信噪比大于100dB，功能已经用Verilog语言实现并在FPGA上验证通过。

摘要： 本发明是基于混合式RF-数字信号处理器的滤波器，用于能够进行频谱重整的多频带无线电构架系统和软件定义的无线电。本发明在阻带与通带中的信号之间的滤波器输入存在大的动态范围的情况下执行RF下的低损失频率捷变多陷波上变频器混合器。本发明是具有通过定向耦合器连接在一起的两条路径的与频率有关的信号衰减装置。第一路径包括诸如延时部件或双工器的部件。第二路径包括连接于下变频器的带阻滤波器、数字滤波器和上变频器。在功率放大器的输出处，本发明能够用来衰减具有严格发射限制的频带内的马刺或噪声。在低噪放大器的输入处，本发明能够用来衰减接收器通带外的阻断器和发射器噪声。

摘要： 本发明涉及滤波器技术领域，特别地涉及一种滤波器带外抑制优化方法和滤波器、多工器、通信设备。在该方法中，串联谐振器和并联谐振器的有效机电耦合系数可灵活调节，不仅能够维持滤波器通带覆盖范围不变，而且能够解决低频体声波滤波器谐波抑制较差的问题，同时，还能保障谐波抑制区域的抑制平衡。

摘要： 一种滤波器压缩器(102)，用于根据包括滤波器抽头处滤波器冲激响应值在内的、与子带相对应的输入子带滤波器冲激响应来产生压缩子带滤波器冲激响应，所述滤波器压缩器包括：处理器(820)以及滤波器冲激响应构造器(305)，所述处理器用于从至少两个输入子带滤波器冲激响应中检查滤波器冲激响应值，以找出具有较大值的滤波器冲激响应值、以及具有小于所述较大值的值的至少一个滤波器冲激响应值；所述滤波器冲激响应构造器用于使用具有所述较大值的滤波器冲激响应值来构造所述压缩子带滤波器冲激响应，其中，所述压缩子带滤波器冲激响应不包括与具有较小值的至少一个滤波器冲激响应值的滤波器抽头相对应的滤波器冲激响应值；或者包括与具有较小值的至少一个滤波器冲激响应值的滤波器抽头相对应的零值滤波器冲激响应值。

摘要： 本发明是基于混合式RF-数字信号处理器的滤波器，用于能够进行频谱重整的多频带无线电构架系统和软件定义的无线电。本发明在阻带与通带中的信号之间的滤波器输入存在大的动态范围的情况下执行RF下的低损失频率捷变多陷波上变频器混合器。本发明是具有通过定向耦合器连接在一起的两条路径的与频率有关的信号衰减装置。第一路径包括诸如延时部件或双工器的部件。第二路径包括连接于下变频器的带阻滤波器、数字滤波器和上变频器。在功率放大器的输出处，本发明能够用来衰减具有严格发射限制的频带内的马刺或噪声。在低噪放大器的输入处，本发明能够用来衰减接收器通带外的阻断器和发射器噪声。

摘要： 本发明是基于混合式RF-数字信号处理器的滤波器，用于多频带无线电构架、能够进行频谱重整的系统和软件定义的无线电。本发明在阻带与通带中的信号之间的滤波器输入处存在大的动态范围的情况下在RF处执行低损失频率捷变多陷波滤波。本发明是具有通过定向耦合器连接在一起的两条路径的与频率有关的信号衰减装置。第一路径包括诸如延时部件或双工器的部件。第二路径连续地包括下变频器、数字滤波器、上变频器、和带阻滤波器。在功率放大器的输出处，本发明能够用来衰减具有严格发射限制的频带内的马刺或噪声。在低噪放大器的输入处，本发明能够用来衰减接收器通带外的阻断器和发射器噪声。

摘要： 本发明涉及滤波器技术领域，特别地涉及一种滤波器带外抑制优化方法和滤波器、多工器、通信设备。在该方法中，串联谐振器和并联谐振器的有效机电耦合系数可灵活调节，不仅能够维持滤波器通带覆盖范围不变，而且能够解决低频体声波滤波器谐波抑制较差的问题，同时，还能保障谐波抑制区域的抑制平衡。

摘要： 一种滤波器压缩器(102)，用于根据包括滤波器抽头处滤波器冲激响应值在内的、与子带相对应的输入子带滤波器冲激响应来产生压缩子带滤波器冲激响应，所述滤波器压缩器包括：处理器(820)以及滤波器冲激响应构造器(305)，所述处理器用于从至少两个输入子带滤波器冲激响应中检查滤波器冲激响应值，以找出具有较大值的滤波器冲激响应值、以及具有小于所述较大值的值的至少一个滤波器冲激响应值；所述滤波器冲激响应构造器用于使用具有所述较大值的滤波器冲激响应值来构造所述压缩子带滤波器冲激响应，其中，所述压缩子带滤波器冲激响应不包括与具有较小值的至少一个滤波器冲激响应值的滤波器抽头相对应的滤波器冲激响应值；或者包括与具有较小值的至少一个滤波器冲激响应值的滤波器抽头相对应的零值滤波器冲激响应值。

摘要： 一种光学低通滤波器10，是将水晶双折射板11、1/4波长板12和水晶双折射板13依次重叠起来的结构。在该水晶双折射板13所得到的光出射面主面的周围形成有曲率倒棱部13a、13b。该曲率倒棱宽度为使主面一侧(t2)小于侧面一侧(t1)。

摘要： 本发明所提出的一种半带滤波方法实现的滤波器，其结构特点在于由寄存器组模块(000)、运算模块(001)和加权模块(010)组成，如图所示。寄存器组模块(000)，由N个寄存器组成，它的两种输出分别输送给运算模块和加权模块，N为半带滤波器的阶数。运算模块(001)由一些加法器和乘法器构成，由于半带滤波器系数具有偶对称的特点，其将具有相同系数的两个输入先相加，再与相应的系数相乘，然后再将乘法器的输出依次相加得到输出y1(n)。加权模块(010)为一个乘法器，寄存器组中的第(N+1)/2个寄存器的输出与相应的滤波器系数相乘得到输出y2(n)。本发明提出的半带滤波器与传统滤波器相比，仅用一半的硬件电路实现滤波，节省了资源。

摘要： 本发明公开了一种过渡带陡度可控的FIR半带滤波器设计方法，所述方法包括步骤：步骤一：构建II型一般对称FIR半带滤波器；步骤二：构建一般拉格朗日半带多项式LHBP；步骤三：引入过渡带陡度参数h0，构建广义拉格朗日半带多项式g‑LHBP；步骤四：构建g‑LHBP的目标控制函数：过渡带陡度参数h0，得到FIR半带滤波器的频率响应。本发明具有明显的过渡带宽控制和灵活性好等优点。