MOS器件

摘要： 基于γ辐照和退火过程的电容电压和电导电压曲线,分析了氧化层陷阱电荷和界面陷阱电荷的变化规律,研究了HfO_(2)/SiO_(2)-Si结构MOS器件的^(60) Coγ辐照及退火效应。研究结果表明:当辐照剂量为500 Gy时,氧化层陷阱电荷以俘获负电荷为主;当辐照剂量大于500 Gy时,以俘获正电荷为主;当辐照剂量为500 Gy~100 kGy时,氧化层陷阱电荷随辐照剂量呈线性变化关系;当辐照剂量大于100 kGy时,呈亚线性变化关系;当辐照剂量为400 kGy时,在以天为量级的退火过程中,氧化层陷阱电荷随退火时间呈准线性变化关系;长期退火效应导致的氧化层陷阱电荷的减少量占辐照产生量的18%。

摘要： 以加深学生对半导体器件性能知识的理解和掌握为目的 ,设计并开发了适用于本科实验教学的"MOS(Matal-Oxide-Semiconductor)静态参数性能研究"综合实验项目及性能测试仪.该测试仪可以分项也可组合测量多项参数,不仅有利于加深学生对器件性能知识的理解,而且有利于学生实践动手能力的培养.多年实践教学表明,该综合实验项目有助于提高学生对本专业基础课《半导体器件物理》的学习兴趣和思考.学生在实践教学中由被动学习转变为主动实验设计者与参与者,并实现了师生互动和学生之间的交流合作,取得了良好的教学效果.

摘要： 为了多角度对比中美两国碳化硅功率MOS器件领域的研究现状和重点研究方向,厘清了中美两国在该领域的具体差距及原因,基于In⁃nography专利平台对碳化硅功率MOS器件领域的专利文献进行情报分析,使用InCites数据库平台和VOSviewer可视化软件对Web of Science核心合集收录的科研论文进行相关情报分析,多角度对比分析中美两国碳化硅功率MOS器件的研究态势、市场占领情况、技术实力机构、主要基金投入、重点研究方向等情报信息,从产业结构布局、专利布局、资金投入、重点研究方向等方面给出相应的结论和建议,为我国布局和发展第三代功率半导体器件提供思路。

摘要： 本文介绍了MOS器件部分动态参数的测试方法,较为详细的阐述了MOS器件的动态参数的测试原理和测试过程,对解决MOS器件动态参数测试问题有较为实用的意义。

摘要： 为了多角度对比中美两国碳化硅功率MOS器件领域的研究现状和重点研究方向,厘清了中美两国在该领域的具体差距及原因,基于In?nography专利平台对碳化硅功率MOS器件领域的专利文献进行情报分析,使用InCites数据库平台和VOSviewer可视化软件对Web of Science核心合集收录的科研论文进行相关情报分析,多角度对比分析中美两国碳化硅功率MOS器件的研究态势、市场占领情况、技术实力机构、主要基金投入、重点研究方向等情报信息,从产业结构布局、专利布局、资金投入、重点研究方向等方面给出相应的结论和建议,为我国布局和发展第三代功率半导体器件提供思路.

摘要： 提出一种全MOS器件补偿温度和沟调效应电流控制环形振荡器,以减小通信时钟恢复电路振荡器的振荡频率偏移.与传统振荡器相比,该振荡器采用全MOS器件设计温度和偏置电流补偿电路,在增强可靠性的情况下降低了温度和沟调效应引起的频率偏移.电路采用0.35 μm标准MOS工艺设计,通过与传统振荡器性能进行仿真比较,该方法振荡频率的偏移量得到明显改善.%A temperature and channeling effect-minimized current controlled ring oscillator (CCO) using all MOS devices is presented,for the improved frequency offset of the oscillator in the communication system's clock recovery circuit.Compared with the conventional oscillator,the oscillator is characterized by the all MOS devices designed temperature and bias current compensation circuits,so as to strengthen the oscillator's reliance and alleviate the frequency offset caused by the temperature and channeling effect,respectively.Simulated with a 0.35 μm standard MOS process and compared with that of the conventional one,the results shows that the frequency offset performance of the oscillator has been significantly improved.

摘要： The MOS devices,as a core of the switching power supply,working in high power electromagnetic flow is easy to be damaged,which can make the switching power supply work anormally,the problem of a proposed noise measuring technology of high failure rate is used to judge the working condition. This new method of fault diagnosis established a power MOS device noise model ,designed the low noise front low frequency amplifier ,and tested S-15-12 of Ilecco type switching power supply. The results show that the method can measure the low frequency noise of switching power supply and accurately determine its working status,and increase 65%than the traditional methods on accuracy. The typical fault diagnosis method of switching power supply provides a feasible and effective evaluation method.%针对开关电源的功率器件MOS管工作在高功率大电流下易损坏，导致开关电源故障率高的问题，提出了一种利用噪声测量技术来判断其工作状态的故障诊断新方法。建立了功率MOS器件的噪声模型，设计了超低噪声前置低频放大器，对伊莱科S-15-12型开关电源测试，结果表明，该方法能够测量到开关电源的低频噪声并准确判断其工作状态，且在准确率上较传统方法提高了65%，为开关电源故障诊断提供了一种有效的方法。

摘要： 中国科学院微电子研究所的研究人员在high—k／Ⅲ—V、high—k／Ge界面的缺陷行为及控制方法研究方面持续攻关，取得了重要进展。

摘要： 由理论公式推导出辐照偏压影响MOS器件总剂量效应宏观电学参数的解析表达,并给出器件仿真结果加以验证.在总剂量效应未达到饱和的情况下,截止态漏电流由辐照偏压和累积剂量的关系式唯一确定.引入等效累积剂量的概念,用于将MOS器件实际工作中的各类偏置映射为最劣偏置状况,进而利用实测数据求取对应的电学响应.所得单管解析表达式应用到电路仿真中能反映电路在不同偏置情况下的总剂量效应,可用于甄别电路的最劣辐照偏置状态.

摘要： 提出一种用二维器件数值模拟和负偏压温度不稳定性(negative bias temperature instability,NBTI)模型联合计算的方法,分析NBTI效应产生的界面电荷对pMOS器件栅氧化层电场和沟道空穴浓度的反馈作用.通过大量计算和比对分析现有实验得出:当NBTI效应产生较多的界面电荷时,由于界面电荷反馈,pMOS器件的NBTI退化将有一定程度的减小.这种退化减小是一种新的退化饱和机制,对不同类型器件的寿命具有不同的影响.在低NBTI器件中,界面反馈对器件寿命曲线的变化影响不大,器件寿命曲线趋向满足指数变化规律.在高NBTI器件中,界面反馈使得寿命曲线变化基本满足幂指数变化规律.%A joint calculation method of 2D device simulation and negative bias temperature instability (NBTI) equations was proposed in this paper, which could be used to analyze the feedback of the created interface charge by NBTI effects on pMOS device gate oxide electric field and channel hole concentration. The analysis results show that when the interface charge of NBTI is generated to a certain extent, the degradation is decreased due to the interface feedback. The feedback of this interface charge to make NBTI degradation decreases is a new kind of saturation mechanism of degradation, which has a different influence on different types of devices. In the low NBTI devices, the interface feedback has little effect on the device lifetime curve. The device lifetime curve tends to meet the exponential variation; while in the high NBTI devices, the interface feedback makes the life curve of the device to meet basically the power law variation.

摘要： 为了研究SiC/SiO2界面中C杂质对MOS器件性能的影响，根据C杂质的组成形式从理论上估算了其产生界面态密度的大小，并通过界面态密度来确定其对MOS场效应迁移率、跨导及阈值电压的影响。文章还介绍了界面C杂质的形成的原因、存在方式及其在界面的分布情况，并根据非晶炭sp2电子态密度估算了C杂质产生的界面态密度。

摘要： 为了研究SiC/SiO2界面中C杂质对MOS器件性能的影响，根据C杂质的组成形式从理论上估算了其产生界面态密度的大小，并通过界面态密度来确定其对MOS场效应迁移率、跨导及阈值电压的影响。文章还介绍了界面C杂质的形成的原因、存在方式及其在界面的分布情况，并根据非晶炭sp2电子态密度估算了C杂质产生的界面态密度。

摘要： 为了研究SiC/SiO2界面中C杂质对MOS器件性能的影响，根据C杂质的组成形式从理论上估算了其产生界面态密度的大小，并通过界面态密度来确定其对MOS场效应迁移率、跨导及阈值电压的影响。文章还介绍了界面C杂质的形成的原因、存在方式及其在界面的分布情况，并根据非晶炭sp2电子态密度估算了C杂质产生的界面态密度。

摘要： 为了研究SiC/SiO2界面中C杂质对MOS器件性能的影响，根据C杂质的组成形式从理论上估算了其产生界面态密度的大小，并通过界面态密度来确定其对MOS场效应迁移率、跨导及阈值电压的影响。文章还介绍了界面C杂质的形成的原因、存在方式及其在界面的分布情况，并根据非晶炭sp2电子态密度估算了C杂质产生的界面态密度。

摘要： 本文研究了不同偏压条件对flash存储器总剂量辐照效应的影响，结果发现随着总剂量的增加，flash存储器输出低电压VOL和电源电流ICC都会增大，且PORT端口接高电位的偏置时flash存储器的参数变化更加剧烈，其原因可能是总剂量辐照产生的漏电流使电路参数发生超差。

摘要： 本文研究了不同偏压条件对flash存储器总剂量辐照效应的影响，结果发现随着总剂量的增加，flash存储器输出低电压VOL和电源电流ICC都会增大，且PORT端口接高电位的偏置时flash存储器的参数变化更加剧烈，其原因可能是总剂量辐照产生的漏电流使电路参数发生超差。

摘要： 本文研究了不同偏压条件对flash存储器总剂量辐照效应的影响，结果发现随着总剂量的增加，flash存储器输出低电压VOL和电源电流ICC都会增大，且PORT端口接高电位的偏置时flash存储器的参数变化更加剧烈，其原因可能是总剂量辐照产生的漏电流使电路参数发生超差。

摘要： 本文研究了不同偏压条件对flash存储器总剂量辐照效应的影响，结果发现随着总剂量的增加，flash存储器输出低电压VOL和电源电流ICC都会增大，且PORT端口接高电位的偏置时flash存储器的参数变化更加剧烈，其原因可能是总剂量辐照产生的漏电流使电路参数发生超差。

摘要： 各类微电子器件在向着微型化与集成化方向发展的同时，随之而来的便是其抗静电放电能力的下降。然而，静电放电不仅能够在微电子器件内部造成明显失效，而且能够在其内部造成潜在性失效。潜在性失效，是目前最具争议的一种失效模式，也最具威胁性。国内外研究人员在此方面积极开展了多项研究并取得了较大的进展，他们的研究结果表明：在MOS器件中确实存在静电放电潜在性失效问题。同时，在他们的研究中对MOS器件静电放电潜在性失效的损伤机理、检测方法等进行了相应研究。

摘要： 各类微电子器件在向着微型化与集成化方向发展的同时，随之而来的便是其抗静电放电能力的下降。然而，静电放电不仅能够在微电子器件内部造成明显失效，而且能够在其内部造成潜在性失效。潜在性失效，是目前最具争议的一种失效模式，也最具威胁性。国内外研究人员在此方面积极开展了多项研究并取得了较大的进展，他们的研究结果表明：在MOS器件中确实存在静电放电潜在性失效问题。同时，在他们的研究中对MOS器件静电放电潜在性失效的损伤机理、检测方法等进行了相应研究。

摘要： 本公开提供一种MOS器件的制备方法和MOS器件，该MOS器件包括宽禁带半导体基片和SOI基片，所述宽禁带半导体基片为碳化硅、氮化镓、氧化镓、金刚石中的任意一种，该方法包括：在宽禁带半导体基片的上表面注入硼或氮原子，形成表面掺杂层；在表面掺杂层中注入包含有氢离子的活性基团；对SOI基片的绝缘介质层表面进行等离子激活，使绝缘介质层中形成羟基活性等离子基元；通过表面掺杂层中包含的氢离子和绝缘介质层中包含的羟基活性等离子基元，键合宽禁带半导体基片和SOI基片，对硅介质层进行低温氧化处理，形成栅介质层；在宽禁带半导体基片的下表面依次淀积镍、钛、铝的多层金属，形成背面电极接触；在栅介质层的正面淀积金属薄膜层，形成正面电极接触。

摘要： 本发明提供一种MOS器件及避免MOS器件寄生晶体管开启的方法，包括：硅衬底、位于硅衬底上方的场氧区、有源区、阱区、体引出区、栅介质层及H型栅条；位于有源区边缘的场注入区；有源区包括源区、漏区以及沟道区，体引出区设置于H型栅条宽度方向的一侧；体引出区上设置有注入窗口，场氧区背面与硅衬底之间的交界面区域为重掺杂区域；重掺杂区的掺杂浓度高于阱区的掺杂浓度；二次离子注入的深度大于或等于源区及漏区的离子注入深度；如此，通过在体引出区上方增加一个窗口，沿注入窗口进行二次离子注入，确保场氧区边缘具有足够高的掺杂浓度，不会导致寄生晶体管开启，从而抑制MOS器件的关态漏电，提高MOS器件的电学特性。

摘要： 本发明涉及半导体制造技术领域，尤其涉及一种改善MOS器件性能的方法及MOS器件结构，通过金属硅化工艺形成延伸至栅极侧墙下方的金属硅化物层，进而缩小金属硅化物层与栅极之间的距离，以达到降低器件沟道表面电阻的目的，而通过在源极区的衬底中嵌入设置金属层，或形成全金属硅化的源极区和漏极区，则能进一步的降低器件的漏极感应势垒降低效应(DIBL)以及短沟道效应(SCE)，进而提高MOS器件的性能及良率。

摘要： 双向开关电路包括与共同源极端子串联连接的一对N型MOS器件，以及与共同源极端子串联连接的一对P型MOS器件。在包括开关电路的第一输入/输出(I/O)点与第一个N型器件的漏极连接且与第一个P型器件的漏极连接的配置中，串联连接的N型器件与串联连接的P型器件并联连接。并联配置还包括开关电路的第二I/O点与第二个N型器件的漏极连接且与第二个P型器件的漏极连接。

摘要： 本发明提供了一种功率MOS器件及功率MOS器件制造方法。根据本发明的功率MOS器件制造方法包括：有源区形成步骤，用于在衬底中形成有源区，有源区具体包括源极区域和漏极区域；栅极多晶硅淀积步骤，用于沉积栅极多晶硅；执行栅极刻蚀步骤，用于对栅极多晶硅进行刻蚀；N型漂移区离子注入步骤，用于在漏极区域中形成N型漂移区；以及P型漂移区离子注入步骤，用于在N型漂移区中的上部形成复合掺杂区域。根据本发明，由于P型漂移区离子注入步骤在N型漂移区NGRD中的上部进行P型离子注入，使得栅极下电场消弱，保护栅极氧化硅，改善器件可靠性。

摘要： 本发明提供了一种功率MOS器件及功率MOS器件制造方法。根据本发明的功率MOS器件制造方法包括：有源区形成步骤，用于在衬底中形成有源区，有源区具体包括源极区域和漏极区域；第一N型漂移区离子注入步骤，用于在漏极区域中形成第一N型漂移区。栅极多晶硅淀积步骤，用于沉积栅极多晶硅；执行栅极刻蚀步骤，用于对栅极多晶硅进行刻蚀；第二N型漂移区离子注入步骤，用于在漏极区域中形成第二N型漂移区，所述第二N型漂移区位于所述第一N型漂移区下方。本发明有利地通过两次N型漂移区离子注入步骤形成了两个掺杂区域，使得栅极下电场消弱，保护栅极氧化硅，改善器件可靠性。

摘要： 本发明提供了一种MOS器件及具有该MOS器件的电路，所述MOS器件包括衬底、形成在所述衬底上的MOS有源区、环形拾取区和电阻，所述MOS有源区上形成至少一个MOS晶体管，所述环形拾取区围绕在所述MOS有源区外围，并与所述MOS有源区之间形成一个环形间隔带，所述电阻至少设置在所述环形间隔带上，且所述电阻的一端与所述MOS晶体管的栅极电连接，另一端与所述MOS晶体管的源极电连接。本发明的技术方案能充分利用环形间隔带的空间来布设电阻，节省版图面积，减轻电路版图排版的工作。同时该MOS器件作为ESD保护电路时，具有双向的高效的ESD保护能力。

摘要： 本发明提供一种MOS器件及避免MOS器件寄生晶体管开启的方法，包括：硅衬底、位于硅衬底上方的场氧区、有源区、阱区、体引出区、栅介质层及H型栅条；位于有源区边缘的场注入区；有源区包括源区、漏区以及沟道区，体引出区设置于H型栅条宽度方向的一侧；体引出区上设置有注入窗口，场氧区背面与硅衬底之间的交界面区域为重掺杂区域；重掺杂区的掺杂浓度高于阱区的掺杂浓度；二次离子注入的深度大于或等于源区及漏区的离子注入深度；如此，通过在体引出区上方增加一个窗口，沿注入窗口进行二次离子注入，确保场氧区边缘具有足够高的掺杂浓度，不会导致寄生晶体管开启，从而抑制MOS器件的关态漏电，提高MOS器件的电学特性。

摘要： 本公开提供一种MOS器件的制备方法和MOS器件，该MOS器件包括宽禁带半导体基片和SOI基片，所述宽禁带半导体基片为碳化硅、氮化镓、氧化镓、金刚石中的任意一种，该方法包括：在宽禁带半导体基片的上表面注入硼或氮原子，形成表面掺杂层；在表面掺杂层中注入包含有氢离子的活性基团；对SOI基片的绝缘介质层表面进行等离子激活，使绝缘介质层中形成羟基活性等离子基元；通过表面掺杂层中包含的氢离子和绝缘介质层中包含的羟基活性等离子基元，键合宽禁带半导体基片和SOI基片，对硅介质层进行低温氧化处理，形成栅介质层；在宽禁带半导体基片的下表面依次淀积镍、钛、铝的多层金属，形成背面电极接触；在栅介质层的正面淀积金属薄膜层，形成正面电极接触。

摘要： 本发明涉及一种碳化硅复合MOS器件及制作方法，包括MOS单元和过压保护单元，过压保护单元的导通电压介于碳化硅复合MOS器件的栅源驱动电压和栅源击穿电压之间，过压保护单元包括：第一绝缘介质层；二极管掺杂层，设于第一绝缘介质层上，包括x个P型掺杂区和y个N型掺杂区，x和y都为大于2的自然数，满足公式|x‑y|＝1，并且x个P型掺杂区与y个N型掺杂区间隔排列，二极管掺杂层两侧的各一个掺杂区分别连接MOS单元的源极和栅极；从一个P型掺杂区表面沿正方向延伸至相邻的N型掺杂区表面以将这个PN结短接的导体结构，且导体结构数量小于x且小于y。该器件能有效避免栅源之间遭受异常高脉冲电压或静电击穿而损坏，提高了器件可靠性。