半导体集成电路

摘要： 为了精确消除零中频接收机中的直流偏移并快速响应射频接收机增益调整时引入的输入直流偏移变化,提出了一种混合型直流偏移消除电路.该电路结合了模拟型和数字型直流偏移消除技术的优势,在降低输出直流偏移的同时缩短了响应时间.模拟型直流偏移消除电路用于实时地自动消除各级输入的直流偏移,数字型直流偏移消除电路通过自动校准进一步减小接收机的最终输出直流偏移.同时提出了一种接收机增益自动校准电路,能够自动校准零中频接收机I/Q通路的增益失配.采用65 nm CMOS工艺实现了集成直流偏移消除的可编程增益放大器和增益自动校准电路.芯片测试结果表明,放大器最大输出直流偏移为2 mV,增益调整具有严格单调性,自动校准后的输出I/Q增益失配小于0.1 dB.该电路具有响应快、仅需开机自动校准和无需数字基带电路参与等优点,完全满足IEEE 802.11ax-2021等宽带通信接收机的系统要求.

摘要： 功率器件从硅基向碳化硅的转型,是半导体集成电路领域快速发展的一个关键,对整个电力电子行业的发展具有重大的影响。碳化硅功率器件弥补了硅基功率器件性能方面无法触及的高度,提升了功率器件的性能和应用场景。目前,碳化硅功率器件在电动汽车领域与光伏发电领域的应用较为普遍,碳化硅功率器件提升了电动汽车的续航里程,缩短了充电时间,同时提高了光伏发电的转换效率。在国家倡导使用清洁能源的政策背景下,碳化硅在国内市场有着广阔的发展空间和需求。

摘要： 第三代半导体是指以氮化镓(GaN)、碳化硅(SiC)为代表的宽禁带半导体(禁带宽度大于2 eV),近年来扩展至氮化铝(AlN)、金刚石、氧化镓(Ga_(2)O_(3))、氮化硼(BN)等超宽禁带半导体。相比于以硅(Si)、锗(Ge)为代表的第一代半导体和以砷化镓(GaAs)、磷化铟(InP)为代表的第二代半导体,第三代半导体具有更大的禁带宽度和击穿电场、更高的工作频率和电子漂移饱和速度、更稳定的物理化学性质等优异特性,可满足现代电子技术对高温、高功率、高压、高频以及高辐射等恶劣条件的要求。第三代半导体是推动半导体集成电路产业实现“超越摩尔”的重要材料,是新一代通信、新能源汽车、轨道交通、智能电网、新型显示、航空航天等诸多高技术领域无可替代的“核芯”,也是实现碳达峰、碳中和、以及新型基础设施建设等国家战略需要的重要环节,正逐渐成为全球各国取得竞争优势的战略高地。

摘要： 高纯石英砂广泛用于电光源、光纤通信、太阳能电池、半导体集成电路、精密光学仪器、医用器皿、航天航空等高科技行业,对一个国家的科技发展具有重要作用,是具有战略性意义的资源。而受制于高品质矿源,国内高纯石英砂市场在下游产业带动下,处于供不应求的状况,市场长期被国外垄断着。尤其近些年半导体、光伏产业的发展,使得高纯石英砂供需矛盾凸显,成为业内热议的话题,高纯石英砂产业链备受业内追捧。那么,高纯石英砂到底是如何界定的?

摘要： 现如今,我国科技技术快速发展,尤其是电子元器件的发展更是日新月异。众所周知,电子元器件是组成电子设备的基本组成单位,如果电子元器件的功能存在缺失,那么将会对整个电子设备造成重大影响。半导体集成电路是电子元器件的一种,它的可靠性是非常重要的。一旦半导体集成电路出现故障,将会对整个电子元器件造成影响。本篇文章也是以此为切入点,以半导体集成电路为研究对象,详细研究一下半导体集成电路可靠性的测试和具体的数据处理分析,为后续进一步提升半导体集成电路可靠性水平提供一定的借鉴。

摘要： 作为天津市半导体集成电路人才创新创业联盟的牵头高校之一,天津理工大学积极投身联盟建设,已经启动集成电路人才培养基地建设,将为联盟科技创新和后备人才培养提供科教支撑和智力支持。联盟搭建了集成电路领域项目合作、技术创新、成果转化的沟通交流平台,天津理工大学将深度参与和支持联盟工作,围绕产业核心技术需求,开展技术攻关和集成创新,努力形成一批产学研合作成果,为联盟持续健康发展提供更加有力的支撑。

摘要： 天津市半导体集成电路人才创新创业联盟在西青区成立,吸引了70余家相关企业、高等院校和科研院所加入,有助于实现校企之间、企业与企业间的深入互动,推动产学研深度融合发展,有助于未来将西青区打造成为世界级半导体集成电路产业和人才集聚高地。紫光云:推动"五链"深度融合紫光云技术有限公司聚焦智慧城市运营,涉及公有云研发、运营及销售,私有云运营,产业互联网等业务,致力于成为领先的云服务提供者。

摘要： 作为半导体集成电路人才创新创业联盟的落户地,西青区近年来坚持以习近平新时代中国特色社会主义思想为指导,坚决落实中央有关精神和市委部署,深入实施创新驱动发展战略,推动产业结构不断升级,集聚了中芯国际、恩智浦、科仪工业、砺铸装备等一大批具有世界领先水平的集成电路企业,形成了芯片设计、生产、封装、测试一体化的、经济规模达到百亿元的集成电路产业链,是全国首批九大电子信息产业基地之一,也是天津市唯一的集成电路生产基地。

摘要： 本刊讯日前,以"集聚海河英才·共创崭芯未来"为主题的天津市半导体集成电路人才创新创业联盟成立大会在天津市西青区召开。联盟的成立旨在推动高校、科学院所、企业和区域高效联动,促进人才链、产业链、项目链、技术链、资本链"五链"深度融合,打造世界级半导体集成电路产业集群和人才高峰高地。

摘要： 文章主要说明在工程教育认证背景下“半导体集成电路”课程在教学内容和教学方法上存在的问题,针对性地提出相应的改革方案。对现有教学内容进行丰富和优化,通过对不同内容采取不同的教学方法来提高学生学习的积极性和主动性;通过“线上+线下”、实践教学等教学模式,改变教学理念,达到提升教学效果的目的,从而满足集成电路产业快速发展对人才的需求。

摘要： 高性能石英玻璃材料及制品是半导体集成电路制造过程不可或缺的关键配套辅材.论文介绍了半导体刻蚀工艺原理、刻蚀过程用石英玻璃材料情况.在此基础上,重点介绍了国内外半导体刻蚀用耐久性石英玻璃掺杂元素种类、含量、熔制工艺等制备技术,以及对刻蚀速率的影响.

摘要： 随着半导体集成电路技术的快速发展与提升，作为半导体芯片封装载体的封装基板互联密度也迅速增加。封装基板的特点之一就是孔数多、孔径小,对于孔径小于100μm的微孔基本全部采用激光加工.其中盲孔由于电镀铜与基铜之间结合力的可靠性问题,使得对盲孔加工过程控制更加困难.孔底铜层分离是导致盲孔可靠性的问题之一,文章通过对激光加工条件、除胶方式以及内层基铜粗糙度三个方面加以分析,并通过全因子试验证实了导致孔底分离不良的主要原因是孔底残胶,且除胶方式和基铜粗糙度是影响孔底铜层分离的显著因素.采用等离子干法除胶、使用内层基铜粗糙度较大的芯板同时增大下孔径将显著改善孔底分离不良.采用拔孔的方法可有效监控孔底分离不良.

摘要： 半导体集成电路失效分析中电测技术涵盖了很多方面,包括敏感参数测试中的待机电流测试、瞬态电流测试、端口IV特性测试、扫描端口测试等等,文章通过一分析实例阐述了以电测技术为基础的失效分析过程,并重点说明了针对比较器电路所采用的共模输入、差模输入和结特性检测等电测分析手段.

摘要： 在花费巨资开发公司的知识产权之后,你不能让这些资产容易受到攻击.这些攻击可以以许多不同的形式出现,针对网络、端点、数据库、应用程序或工具.它们也可以来自您自己的组织内部,就像最近几家半导体制造商看到的那样.为了应对这些挑战,需要采取综合措施来预防、发现和应对威胁.将介绍一个为工厂提供世界级安全框架的解决方案,其中包括应用于安全领域的最新分析和人工智能的方法.

摘要： 在花费巨资开发公司的知识产权之后,你不能让这些资产容易受到攻击.这些攻击可以以许多不同的形式出现,针对网络、端点、数据库、应用程序或工具.它们也可以来自您自己的组织内部,就像最近几家半导体制造商看到的那样.为了应对这些挑战,需要采取综合措施来预防、发现和应对威胁.将介绍一个为工厂提供世界级安全框架的解决方案,其中包括应用于安全领域的最新分析和人工智能的方法.

摘要： 在花费巨资开发公司的知识产权之后,你不能让这些资产容易受到攻击.这些攻击可以以许多不同的形式出现,针对网络、端点、数据库、应用程序或工具.它们也可以来自您自己的组织内部,就像最近几家半导体制造商看到的那样.为了应对这些挑战,需要采取综合措施来预防、发现和应对威胁.将介绍一个为工厂提供世界级安全框架的解决方案,其中包括应用于安全领域的最新分析和人工智能的方法.

摘要： Physical analysis workflows that can detect and resolve defects at sub-10nanometer scale Sub-angstrom data enables advanced process and device innovation High productivity electrical fault analysis delivers the highest TEM success rate.3D NAND and FinFET technology requires more information from buried and/or deep structures.Sub Surface metrology data with TEM level resolution is needed as part of process development.Automation of TEM prep and analysis enables:Full wafer characterization,Statistically significant amount of data to be collected,Cost of Ownership benefits.

摘要： Physical analysis workflows that can detect and resolve defects at sub-10nanometer scale Sub-angstrom data enables advanced process and device innovation High productivity electrical fault analysis delivers the highest TEM success rate.3D NAND and FinFET technology requires more information from buried and/or deep structures.Sub Surface metrology data with TEM level resolution is needed as part of process development.Automation of TEM prep and analysis enables:Full wafer characterization,Statistically significant amount of data to be collected,Cost of Ownership benefits.

摘要： Physical analysis workflows that can detect and resolve defects at sub-10nanometer scale Sub-angstrom data enables advanced process and device innovation High productivity electrical fault analysis delivers the highest TEM success rate.3D NAND and FinFET technology requires more information from buried and/or deep structures.Sub Surface metrology data with TEM level resolution is needed as part of process development.Automation of TEM prep and analysis enables:Full wafer characterization,Statistically significant amount of data to be collected,Cost of Ownership benefits.

摘要： Physical analysis workflows that can detect and resolve defects at sub-10nanometer scale Sub-angstrom data enables advanced process and device innovation High productivity electrical fault analysis delivers the highest TEM success rate.3D NAND and FinFET technology requires more information from buried and/or deep structures.Sub Surface metrology data with TEM level resolution is needed as part of process development.Automation of TEM prep and analysis enables:Full wafer characterization,Statistically significant amount of data to be collected,Cost of Ownership benefits.

摘要： 一种公开的半导体集成电路将外部电路和控制该外部电路的主机接口连接，并从可重写外部存储器中获取用于将该外部电路与该主机接口连接的数据。该半导体集成电路包括：外部端子，外部信号线组连接于其上，该外部信号线组包括并联连接外部电路和外部存储器的信号线；外部端子接口电路，被配置为经由该外部信号线组将该半导体集成电路与该外部电路或该外部存储器接口连接；以及控制电路，被配置为激活或禁止该外部电路和该外部存储器。该控制电路被配置为激活将要经由该外部端子接口电路接入的该外部电路或外部存储器。

摘要： 一种半导体集成电路可以包括：多个半导体芯片，被配置成以三维形式层叠；第一组穿通芯片通孔，被配置成分别穿过多个半导体芯片，并且用于半导体集成电路的密度扩展；以及第二组穿通芯片通孔，被配置成分别穿过多个半导体芯片，并且用于半导体集成电路的带宽扩展。多个半导体芯片中的每个半导体芯片包括：路径选择单元，被配置成响应于模式转换信号来选择布置在半导体芯片中的第一组穿通芯片通孔中的一个穿通芯片通孔、或者选择布置在半导体芯片中的第二组穿通芯片通孔中的一个穿通芯片通孔；以及内部电路，被配置成与通过路径选择单元选择的穿通芯片通孔选择性地耦接。

摘要： 本发明提供一种半导体集成电路和包括半导体集成电路的半导体系统。所述半导体集成电路包括：多个半导体芯片，所述多个半导体芯片响应于多个芯片选择信号而分别被选择；以及芯片选择信号发生器，所述芯片选择信号发生器被配置为响应于用于决定是否驱动半导体芯片的一个第一控制信号和用于从半导体芯片中选择至少一个半导体芯片的至少一个第二控制信号，来产生芯片选择信号。

摘要： 提供了一种具有增加的冲击阻力、有吸引力的设计和减少的成本的芯片，及其制造方法。半导体集成电路形成在大的玻璃衬底上，其包括的ROM的数据部分是通过喷墨方法或激光切割方法确定。因此不需要利用光掩模，能够减小成本，形成廉价的ID芯片。另外，依靠本申请，半导体集成电路能够置换到挠性衬底上，从而能得到增强的冲击阻力和更具吸引力的ID芯片。

摘要： 本发明提供一种即使小型化也能利用电容耦合安装到电路基板的半导体集成电路装置。在隔着绝缘膜依次层叠多根布线的半导体基板(11)的主表面(11a)上形成钝化膜(14)，所述钝化膜(14)具有使最上层布线(12)的至少一部分露出的开口(15)。形成电极(19)以被覆从钝化膜(14)的开口(15)露出的最上层布线(12)以及钝化膜(14)的开口(15)的周围，形成介质层(20)以被覆电极(19)。电极(19)中形成于钝化膜(14)的表面(14a)的延伸部(19a)、与电路基板(2)的电极(4)隔着介质层(20)电容耦合。

摘要： 一种公开的半导体集成电路将外部电路和控制该外部电路的主机接口连接，并从可重写外部存储器中获取用于将该外部电路与该主机接口连接的数据。该半导体集成电路包括：外部端子，外部信号线组连接于其上，该外部信号线组包括并联连接外部电路和外部存储器的信号线；外部端子接口电路，被配置为经由该外部信号线组将该半导体集成电路与该外部电路或该外部存储器接口连接；以及控制电路，被配置为激活或禁止该外部电路和该外部存储器。该控制电路被配置为激活将要经由该外部端子接口电路接入的该外部电路或外部存储器。

摘要： 一种半导体集成电路系统，可以排除过剩的容限，提高半导体集成电路的特性，具有：执行程序的控制对象电路；输出表示所述控制对象电路状态的系统信息监视部；求出所述控制对象电路的电路特性并将所述电路特性作为电路特性信息输出电路特性监视部；根据所述系统信息判断所述控制对象电路是否正常工作故障判断部；所述控制对象电路正常工作时，将所述电路特性信息作为基准电路特性信息进行保持的基准电路特性保持部；当所述控制对象电路不能正常工作时，根据所述电路特性监视部检测出的电路特性信息和所述基准电路特性信息判断故障原因的故障原因判断部；根据所述故障原因判断所述控制对象电路中的校正对象的校正对象判断部。

摘要： 本申请涉及半导体集成电路和包括该半导体集成电路的半导体器件。根据实施例，一种半导体集成电路，包括：电路块，设置在电源电压线和参考电压线之间；电路块，设置在电源电压线和参考电压线之间；箝位单元，设置在电源电压线和参考电压线之间，并且当使用第一时间常数检测到施加ESD电压时处于导通；触发电路，当使用小于所述第一时间常数的第二时间常数检测到施加ESD电压时，使触发信号有效；以及晶体管，设置在电路块之间的信号线与电源电压线或参考电压线之间。

摘要： 一种半导体集成电路可以包括：多个半导体芯片，被配置成以三维形式层叠；第一组穿通芯片通孔，被配置成分别穿过多个半导体芯片，并且用于半导体集成电路的密度扩展；以及第二组穿通芯片通孔，被配置成分别穿过多个半导体芯片，并且用于半导体集成电路的带宽扩展。多个半导体芯片中的每个半导体芯片包括：路径选择单元，被配置成响应于模式转换信号来选择布置在半导体芯片中的第一组穿通芯片通孔中的一个穿通芯片通孔、或者选择布置在半导体芯片中的第二组穿通芯片通孔中的一个穿通芯片通孔；以及内部电路，被配置成与通过路径选择单元选择的穿通芯片通孔选择性地耦接。

摘要： 本发明提供一种半导体集成电路和包括半导体集成电路的半导体系统。所述半导体集成电路包括：多个半导体芯片，所述多个半导体芯片响应于多个芯片选择信号而分别被选择；以及芯片选择信号发生器，所述芯片选择信号发生器被配置为响应于用于决定是否驱动半导体芯片的一个第一控制信号和用于从半导体芯片中选择至少一个半导体芯片的至少一个第二控制信号，来产生芯片选择信号。