半导体工艺

摘要： 近日,作为长沙市十个重大科技创新标志性项目之一的湖南大学·长沙半导体技术与应用创新研究院在长沙大科城中建智慧谷园区正式开工。该项目于去年9月签约,以“推动技术创新、引导产业发展”为宗旨,将重点突破第三代半导体衬底、外延材料、器件制造等核心技术,突破部分半导体工艺核心设备研制关键技术并开展工艺验证,持续开展半导体应用工程化、产业化关键技术研究,提升半导体基础理论水平,搭建公共测试与技术服务平台、人才引育平台、科技成果转化高地,支撑长沙市“半导体材料-器件-芯片-装备”产业集群实现千亿级的跨越式发展。

摘要： 提出利用电感耦合等离子体和聚焦离子束刻蚀工艺相结合的加工方法,以提高微小型光开关侧壁反射镜的表面粗糙度,进而提升光路传输效率。利用扫描电子显微镜和原子力显微镜对微小型光开关侧壁反射镜表面粗糙度进行表征,并开展了光路传输效率测试实验。结果表明,经聚焦离子束刻蚀后,微小型光开关侧壁反射镜表面粗糙度由190nm减小到56nm,光路传输效率由10.2%提高到39.1%。

摘要： 现代社会运行的基础在很大程度上是由ICT(信息与通信技术)产品所构建的,而ICT产品的基础又是集成电路。自从20世纪70年代集成电路被发明并投入商业化运营以来,集成电路相关制造技术即半导体工艺就在不断引领着计算能力前行。我们今天要探寻的问题是:从20世纪70年代的微米级制造工艺,到现在的纳米级制造工艺,再到未来即将到来的埃米级制造工艺,半导体工艺如何推动我们的PC计算能力提升?在这中间发生过哪些重要的事件呢?

摘要： 半导体工艺在持续不断进步,虽然在3nm以及更先进的2nm、1nm工艺上,研发人员遇到了很大的阻力。但是从技术先行的角度,IMEC以及其他厂商还是提出了不少解决方案,希望先于实际生产实现将理论可能性持续推进至亚纳米级别,为随后的工程研发提供指导。近期,IMEC在比利时安特卫普召开了相关会议,对未来亚纳米级别的工艺发展路线图进行了说明。

摘要： 针对半导体工艺与制造装备的发展趋势进行了综述和展望。首先从支撑电子信息技术发展的角度,分析半导体工艺与制造装备的总体发展趋势,重点介绍集成电路工艺设备、分立器件工艺设备等细分领域的技术发展态势和主要技术挑战。

摘要： 山东力冠微电子装备有限公司是一家集研发、生产、销售为一体的半导体工艺装备企业。公司集中业内科技人才致力于为广大客户提供产线、标准化产品、非标产品定制服务,与国内知名研究院所、航空航天单位、各大高校、各大企业等保持密切合作,产品被运用于重要科技攻关项目中,为我国科技实力进步做出了积极贡献。目前公司主要产品有:HVPE、PVT、碳化硅籽晶粘结设备、MPCVD、晶体提拉炉、坩埚下降炉、SiC高温氧化炉、SiC高温退火炉、LPCVD、PECVD、扩散炉、真空退火炉、LPE外延炉、石墨烯卷对卷设备、石墨烯CVD设备、快速退火炉。

摘要： 湿度在日常生活工作中与人们息息相关,而电容式湿度传感器更是被广泛应用在食品检测、环境监控、生物医疗及工业生产等各个领域中,但是存在诸多不足之处,例如灵敏度不高、稳定性差、器件尺寸大等问题。为了应对电容式湿度传感器的这些问题,提供了一种优化设计,设计了一种MEMS电容式湿度传感器,在半导体工艺中,引入Mo金属层,作加热层和遮蔽电极层,从而减小湿滞和传感器寄生电容,感湿材料上选择含氟PI,进而提高传感器灵敏度。通过传感器湿度特性分析,证明了该湿度传感器有着灵敏度高、重复性好、湿滞效应小且器件尺寸小的优点。

摘要： 半导体工艺类课程是高等院校电子信息类专业的重要课程之一,此类课程以半导体物理、固体物理等为基础,针对半导体类器件的制作工艺流程展开教学.半导体工艺类课程内容涉及知识面广,综合性强,在课程内容和教学方式等方面存在一些问题.本文基于成果导向教育理念(OBE),以《光电子器件工艺与设计》课程为例,分析和总结该课程存在的问题,提出该课程的教学内容、授课方式、考核方法等方面的改革策略,着力培养学生在半导体工艺技术领域的创新和实践能力.

摘要： 为解决微电子行业内扫描电镜的计量需求,结合现有扫描电镜的计量技术文件,研究了基于线距标准样片的扫描电镜校准方法.首先,采用半导体工艺研制了用于计量扫描电镜的线距标准样片,并对样片进行了质量参数考核.其次,分析了现有检定规程的局限性,并研究了扫描电镜放大倍数示值误差、重复性、图像线性失真度等参数的实际校准方法.最后,使用自行研制且经过溯源的线距标准样片对扫描电镜在100K倍下的示值误差进行了校准实验,结果表明:自行研制样片的指标可以达到校准电镜的要求,被校电镜的示值误差在2％的范围以内,校准方法有效.

摘要： 高压功率MOSFET器件由于其在耐压、电流能力、导通电阻等方面固有的优点应用十分广泛,是武器装备体系中不可或缺的关键基础元器件.以一款900 V大功率MOSFET器件为例,为分析其VDMOS基本结构、工作原理和主要参数,利用工艺仿真软件Silvaco和Synopsys设计一套仿真实验,对外延层材料选取、氧化和注入等重要工艺过程优化、掺杂区工艺条件确定,以及对器件的电学特性如击穿电压、阈值电压、器件输出特性等进行仿真,为相关产品的研制提供参考和保障.经实际流片及末测验证,该仿真设计能够实现预期目标.

摘要： 本文基于半导体工艺，制作出了可用于THz频段的GaAs基肖特基倍频二极管。倍频二极管为反向级联二极管，通过制作欧姆接触阴极和肖特基接触阳极，制作的GaAs基肖特基二极管的尺寸为345um*55um*SOum(L*W*H)。肖特基二极管单阳极结的串联电阻为2.7欧姆，测试电流为SmA。在1MHz频率下，肖特基二极管的单阳极结零偏总电容为15.2fF，其中单个阳极结的结电容为6.8fF，寄生总电容为8.4fF，肖特基二极管截止频率高达3.9THz，是目前国内报道的最高截止频率肖特基倍频二极管，该肖特基二极管可工作于0.3THz。为了验证该二极管的高频性能，制作了三倍频器，测试结果表明，在0.29THz-0.31THz，20GHz带宽下输出功率为-10dBm左右，其中0.3THz功率输出为-8.9dBm。

摘要： 随着半导体工艺的进步和SoC技术的不断完善,产生了借鉴并行计算和计算机网络设计思想的NoC概念.针对NoC的不规则2D Mesh拓扑结构,提出了综合考虑功耗与面积的最优化映射模型,提高了运行效率.并且用模拟退火算法对3个多媒体播放器实例进行了模拟.实验结果表明.不规则Mesh相对于规则Mesh的拓扑结构,面积减小了75%,功耗减小了60%.同时与其它算法相比,平均耗时减小了90%.

摘要： 化学机械抛光(CMP)技术是半导体工艺中不可缺少的重要工艺.针对硅晶圆CMP平坦性问题,系统地考察了压力、转速、抛光垫、浆料、温度等因素对硅晶圆平坦化速率的影响,从中找到它们之间的优化参数,减少CMP工艺中的表面划伤、抛光雾、金属离子沾污,清除残余颗粒,保证硅晶圆的平坦化质量。

摘要： 根据国际半导体技术蓝图(ITRS)发布的未来半导体工艺技术预测,2016年世界集成电路主流工艺线宽为22纳米,2022年达到10纳米.这时,以硅为基础的微电子技术发展所遵循的摩尔定律将受到挑战;为此,必须发展基于全新原理的新技术,以满足人类不断增长的对信息量的需求.本文首先介绍硅材料国内、外的发展现状与趋势,进而讨论后摩尔时代的微电子技术发展可能采取的对策,最后展望基于全新原理的纳米电子、量子信息技术的发展前景.

摘要： 本文主要研究了EDI(Electrodeionization)对高纯水中硼的脱除方法.通过对电压、进水电导率(淡室、浓室)、流量(淡室、浓室、极室)、pH值等因素的研究,得出EDI最佳脱硼条件.EDI进水硼浓度为50ìg/L,最佳出水中硼含量为<1ìg/L.满足了大规模集成电路用水中硼的要求(对于兆位电路,硼要求<1ìg/L).

摘要： 半导体制造工艺技术的进步使得在单个微处理器芯片上集成大量的晶体管,处理器将以10GHz以上频率运行.根据美国半导体工业协会对未来10年半导体工艺发展的预测,未来的微处理器将变得越来越复杂,但器件的物理特性和程序的行为又使得这种复杂的微处理器难以实现.本文分析了通用微处理器和嵌入式微处理器的主要特征,讨论了如何适应半导体工艺技术的发展更有效地利用大量的晶体管以及一些在开发下一代高性能微处理器中应解决的关键技术,论述了几种很有前途的新体系结构技术.

摘要： 本文提出了一种基于高压BCD工艺的简单供电自启动控制电路.该电路可在基于高压BCD工艺的集成IC设计中实现一种简单高效的反馈控制环路,在芯片启动过程中实现近似恒定的充电电流,为芯片内部电源提供初始能量.启动后芯片会切断供电高压,保护芯片安全,在高输入电压应用中有较好的表现.通过Cadence Spectre进行了仿真模拟.有较好的线性度和精度.

摘要： 本文提出了一种基于高压BCD工艺的简单供电自启动控制电路.该电路可在基于高压BCD工艺的集成IC设计中实现一种简单高效的反馈控制环路,在芯片启动过程中实现近似恒定的充电电流,为芯片内部电源提供初始能量.启动后芯片会切断供电高压,保护芯片安全,在高输入电压应用中有较好的表现.通过Cadence Spectre进行了仿真模拟.有较好的线性度和精度.

摘要： 本文提出了一种基于高压BCD工艺的简单供电自启动控制电路.该电路可在基于高压BCD工艺的集成IC设计中实现一种简单高效的反馈控制环路,在芯片启动过程中实现近似恒定的充电电流,为芯片内部电源提供初始能量.启动后芯片会切断供电高压,保护芯片安全,在高输入电压应用中有较好的表现.通过Cadence Spectre进行了仿真模拟.有较好的线性度和精度.

摘要： 本文提出了一种基于高压BCD工艺的简单供电自启动控制电路.该电路可在基于高压BCD工艺的集成IC设计中实现一种简单高效的反馈控制环路,在芯片启动过程中实现近似恒定的充电电流,为芯片内部电源提供初始能量.启动后芯片会切断供电高压,保护芯片安全,在高输入电压应用中有较好的表现.通过Cadence Spectre进行了仿真模拟.有较好的线性度和精度.

摘要： 本发明公开了一种多腔室工艺设备，通过预先对第一腔体及第二腔体施予工艺气体及射频，分别找出第一初始射频供应时间曲线与气源供应时间曲线间的第一时间差及第二初始射频供应时间曲线与气源供应时间曲线间的第二时间差，再通过第一时间差与第二时间差反馈校正，进而使本发明多腔室工艺设备的第一射频产生单元、第二射频产生单元与气源单元均会同步关闭。因此，本发明多腔室工艺设备的第一腔室所沉积的第一基材与第二腔室所沉积的第二基材品质较为均匀。

摘要： 本发明提供一种半导体工艺设备中的工艺腔室及半导体工艺设备，其中，工艺腔室包括腔室本体和腔室盖，腔室盖用于密封腔室本体，腔室盖包括盖体组件和支撑组件，盖体组件与腔室本体可转动地连接，且盖本组件可相对于腔室本体升降；支撑组件与盖体组件连接，用于在盖体组件朝腔室本体转动的过程中支撑盖体组件，阻止盖体组件与腔室本体接触，使盖体组件与腔室本体之间存在间隙，且在盖体组件与腔室本体相对的两个面平行后，停止支撑盖体组件，使盖体组件与腔室本体接触。本发明提供的半导体工艺设备中的工艺腔室及半导体工艺设备，能够避免密封部件的磨损，从而提高密封部件的寿命，延长维护周期，并能够便于腔室盖的关闭。

摘要： 本发明公开了一种半导体工艺设备的工艺腔室及半导体工艺设备，其中，工艺腔室内设有可升降的基座，基座中设有多个支撑针；基座上设有多个贯穿基座上下表面的针孔，针孔的顶端设有密封凹槽，基座的下表面设有与多个针孔一一对应的挡环；支撑针的顶端设有密封头，密封头的形状与密封凹槽匹配，支撑针的底端设有定位块，定位块与挡环之间套设有处于压缩状态的弹性件，基座上升至工艺位时，密封头与密封凹槽密封配合；工艺腔室的底壁上设有定位板，定位板的上表面设有形状与定位块匹配的第一定位部，基座下降至传输位时，定位块与第一定位部定位配合，支撑针从基座上表面伸出。本发明可以减少支撑针的密封头与针孔密封凹槽处漏气，提升工艺效果。

摘要： 本发明提供一种半导体设备的工艺腔室、半导体设备及半导体工艺方法，工艺腔室包括第一腔体和承载件，第一腔体的底壁设置有开口，承载件可相对于第一腔体的底壁升降设置，以配合第一腔体形成半导体工艺的工艺环境，承载件包括承载部和密封部，承载部的上表面用于承载晶圆，且承载部的外周面与第一腔体的底壁的内周面之间具有间距，密封部环绕承载部呈环状设置，且密封部的上表面低于承载部的上表面，密封部的上表面与第一腔体的底壁的下表面接触密封。本发明提供的半导体设备的工艺腔室、半导体设备及半导体工艺方法，能够降低晶圆受到颗粒污染的程度及可能性，改善半导体元器件的性能。

摘要： 一种半导体处理器件包括第一蚀刻腔室、第二蚀刻腔室、以及蚀刻模块。蚀刻模块适于可交换地包含用于晶圆蚀刻的第一蚀刻腔室或第二蚀刻腔室。还提供了使用半导体处理器件的半导体工艺。本发明实施例涉及半导体工艺和使用半导体工艺的半导体处理器件。

摘要： 本发明提供一种应用于半导体工艺设备的工艺腔室，包括传输腔和位于传输腔上方的多个反应腔，多个反应腔均通过底部开口与传输腔连通，工艺腔室中的多个基座可在反应腔与传输腔之间升降，还包括设置在传输腔底壁上的传输机构和承载机构，传输机构用于将晶圆由工艺腔室外部转移至承载机构或多个基座上，以及将多个基座上的晶圆传出工艺腔室，承载机构用于承载多片晶圆，并在传输机构取走多个基座上的晶圆后，将其所承载的多片晶圆转移至多个基座上。在本发明中，传输机构能够先将下一批晶圆传输至承载机构上，承载机构在半导体工艺结束后将其承载的晶圆转移至基座上，节约了晶圆传输时间。本发明还提供一种半导体工艺设备和半导体工艺方法。

摘要： 本申请公开一种半导体工艺腔室的进气装置、半导体工艺设备及半导体加工工艺，属于半导体技术领域。进气装置包括用于通入工艺气体的第一进气管、用于通入保护气体的第二进气管、混气组件和导流件，混气组件设有第一混气腔和第二混气腔，第一混气腔的腔壁设有第一进气孔和第一射流孔，第一进气管通过第一进气孔与第一混气腔连通，第二混气腔的腔壁设有第二进气孔和第二射流孔，第二进气管通过第二进气孔与第二混气腔连通；导流件设于混气组件背向第一进气管和第二进气管的一侧，导流件内设有第一导流腔和第二导流腔，第一导流腔和第二导流腔均沿导流件的延伸方向延伸，且二者相邻设置，第一导流腔与第一射流孔连通，第二导流腔与第二射流孔连通。

摘要： 本发明公开了一种半导体工艺设备的工艺腔室及半导体工艺设备，其中，工艺腔室内设有可升降的基座，基座中设有多个支撑针；基座上设有多个贯穿基座上下表面的针孔，针孔的顶端设有密封凹槽，基座的下表面设有与多个针孔一一对应的挡环；支撑针的顶端设有密封头，密封头的形状与密封凹槽匹配，支撑针的底端设有定位块，定位块与挡环之间套设有处于压缩状态的弹性件，基座上升至工艺位时，密封头与密封凹槽密封配合；工艺腔室的底壁上设有定位板，定位板的上表面设有形状与定位块匹配的第一定位部，基座下降至传输位时，定位块与第一定位部定位配合，支撑针从基座上表面伸出。本发明可以减少支撑针的密封头与针孔密封凹槽处漏气，提升工艺效果。

摘要： 本发明提供一种半导体工艺设备中的工艺腔室及半导体工艺设备，其中，工艺腔室包括腔室本体和腔室盖，腔室盖用于密封腔室本体，腔室盖包括盖体组件和支撑组件，盖体组件与腔室本体可转动地连接，且盖本组件可相对于腔室本体升降；支撑组件与盖体组件连接，用于在盖体组件朝腔室本体转动的过程中支撑盖体组件，阻止盖体组件与腔室本体接触，使盖体组件与腔室本体之间存在间隙，且在盖体组件与腔室本体相对的两个面平行后，停止支撑盖体组件，使盖体组件与腔室本体接触。本发明提供的半导体工艺设备中的工艺腔室及半导体工艺设备，能够避免密封部件的磨损，从而提高密封部件的寿命，延长维护周期，并能够便于腔室盖的关闭。

摘要： 本发明公开了一种半导体工艺设备工艺腔室中的卡盘组件及半导体工艺设备，其中卡盘组件包括：卡盘，卡盘用于承载晶圆；盖板，盖板设置于卡盘的外周，卡盘承载有晶圆时，盖板的上表面不高于晶圆的上表面，并且盖板的上表面具有多个凹陷；多个可翻转部件，分别设置于多个凹陷中；可翻转部件可在凹陷中翻转，可翻转部件处于非翻起状态时，可翻转部件的上表面不高于晶圆的上表面；可翻转部件处于翻起状态时，可翻转部件的顶面高于晶圆的上表面，以限制晶圆的移动；驱动机构，驱动机构用于驱动可翻转部件翻转。本发明能够减小边缘刻蚀倾斜效应，解决了晶圆边缘对称性差的问题，提高了产品良率。