Modelsim

摘要： HDLC信号链路是国际标准化组织(ISO)制定的高级数据链路的控制规程(High Level Data Link Control,HDLC)。遵循HDLC标准数据链路层规范,采用硬件描述语言Verilog HDL实现了一种基于并行结构的HDLC搜帧解封装电路,并采用System Verilog技术搭建验证平台,随机生成HDLC数据帧来验证设计正确性。使用Modelsim软件仿真波形,在仿真过程中,对于净荷区数据长度为10个字节的HDLC数据帧,解码器电路工作完成需要16个时钟周期,兼顾了处理速度和灵活性。使用QuartusII软件综合,在Altera CycloneV器件上,电路使用了8块自适应逻辑模块ALM,24个寄存器,35个引脚。

摘要： 分布式算法(DA)具有节约硬件资源的优势,被广泛地应用于FIR滤波器设计中。提出一种改进的分布式算法,通过FPGA实现了一个32抽头的FIR低通滤波器,对ModelSim的仿真结果进行了分析,验证了该算法的可行性。结果表明改进的分布式算法比传统分布式算法显著降低了逻辑单元和存储资源的占用。

摘要： 针对传统FLASH存储过程中存在的数据不连续、传输速度慢的问题,设计了一种双FIFO乒乓操作读写和四流水线FLASH写入结合的存储方法,提高了数据存储速率.通过对芯片操作时间的精确分析,提高了资源利用率.系统用FPGA作为主控芯片,通过例化IP核创建了两个FIFO,用作数据的乒乓读写,并用两块NAND FLASH芯片的四个片选构成四流水线操作.通过Modelsim仿真工作过程、FPGA生成伪随机码的数据写-读实验和读出数据的相关性检测试验验证了该流水操作的可行性、存储速率和存储连续性.结合红外相机实物采集并存储数据,然后通过上位机读取,得到了正确、连续的红外图像.通过扩展缓存和FLASH片数,可以在保证连续性的同时提高存储的速率,即该系统具有存储速率高、适应性强的特点.

摘要： SOC内部总线用于连接其内部的各个部件,实现主控部件与从属部件等的数据传输,是SOC设计必不可少的关键部件.本文分析了SOC总线特性、结构,对系统进行了模块划分.在设计了仲裁协议的基础上,基于quartus平台,verilogHDL语言实现了各模块的设计.Modelsim仿真和FPGA下载验证表明,设计是有效的.

摘要： 针对传统的密码锁存在安全性低、稳定性差等问题,提出一种基于FPGA的密码锁的设计方法,以现场可编程逻辑器件为载体,并采用Verilog HDL硬件描述语言,实现密码锁的解锁、修改密码、报警提示和数码管显示功能.密码锁系统主要由按键输入模块、按键消抖模块、分频模块、密码检测模块、输出控制模块、译码显示模块组成.利用QuartusⅡ13.0和Modelsim 10.4软件对各模块进行综合和仿真验证,结果证明,该方法具有安全可靠、运行稳定、操作简便等优点.

摘要： 学生学习数字电路后,往往希望设计数字电路系统以提升实践能力.Quartus Ⅱ和ModelSim软件由于操作便捷而成为学生数字电路实践的首选工具.文章以算术逻辑单元(ALU)为例进行教学设计.首先,根据ALU的特征设计指挥ALU工作的指令;其次,构建基于指令的ALU数字电路模块;最后,通过Quartus Ⅱ与ModelSim联合仿真验证ALU的功能.仿真结果展示ALU电路的计算功能,直观的案例教学方法有利于培养学生数字电路系统设计方面的实践能力,提升学生的自主学习能力和创新思维能力.

摘要： 坐标旋转数字计算机(Coordinate Rotation Digital Computer,CORDIC)算法是一种使用坐标旋转执行一系列迭代计算的算法,仅通过加法器和移位器就可以实现复杂函数的运算。CORDIC算法会在迭代计算中产生截断误差,这是影响CORDIC算法精度的重要原因。为了降低截断误差,提出了一种处理迭代计算中截断问题的方法。该方法通过少量增加硬件资源的消耗以大幅提高计算的精度。以CORDIC算法在圆坐标系矢量模式中的应用为例,给出了基于此方法的CORDIC算法的整体流程和硬件架构设计,完成在ModelSim平台上的仿真测试,将仿真结果与理论值进行比较分析,验证了方法的正确性和可行性。

摘要： LDPC码是一种特殊的线性分组码,其性能可接近于香农限.由于LDPC码具有良好的性能且译码复杂度低、结构灵活,已广泛应用于信道编码领域,包括深空通信、光纤通信、卫星数字视频和音频广播等领域.采用可配置的全并行结构,在FPGA实现LDPC编译码时提高了数据处理能力,并根据芯片的资源大小进行不同方式的并行化译码结构处理.经过ModelSim仿真验证和在Artix-7平台上试验,验证了LDPC译码可配置并行化实现的可行性和有效性,同时对比验证了它在硬件资源上的消耗和多场景多种速率情况下的数据传输性能.

摘要： 本文介绍了Matlab和Modelsim开发工具的基本设计流程和特点；针对数字前端设计常单独使用Matlab和Modelsim，没有最大限度发挥其优点：提出融合两种工具，进行设计仿真与验证．最后采用该平台进行“图像缩放引擎”设计仿真验证，可见该平台切实可行。

摘要： 本文介绍了Matlab和Modelsim开发工具的基本设计流程和特点；针对数字前端设计常单独使用Matlab和Modelsim，没有最大限度发挥其优点：提出融合两种工具，进行设计仿真与验证．最后采用该平台进行“图像缩放引擎”设计仿真验证，可见该平台切实可行。

摘要： 本文介绍了Matlab和Modelsim开发工具的基本设计流程和特点；针对数字前端设计常单独使用Matlab和Modelsim，没有最大限度发挥其优点：提出融合两种工具，进行设计仿真与验证．最后采用该平台进行“图像缩放引擎”设计仿真验证，可见该平台切实可行。

摘要： 本文介绍了Matlab和Modelsim开发工具的基本设计流程和特点；针对数字前端设计常单独使用Matlab和Modelsim，没有最大限度发挥其优点：提出融合两种工具，进行设计仿真与验证．最后采用该平台进行“图像缩放引擎”设计仿真验证，可见该平台切实可行。

摘要： 本文介绍了Matlab和Modelsim开发工具的基本设计流程和特点；针对数字前端设计常单独使用Matlab和Modelsim，没有最大限度发挥其优点：提出融合两种工具，进行设计仿真与验证．最后采用该平台进行“图像缩放引擎”设计仿真验证，可见该平台切实可行。

摘要： 本文采用基-2/4/8算法,设计了8192点复数傅里叶变换(FFT)的单路径反馈流水线结构处理器。为了提高了运算的精度，自定义了浮点数,降低了存储的使用量。FFT处理器用VHDL在RTL级对各功能模块:蝶形运算单元、控制器、移位寄存器、通路选择器、精度控制器等进行了描述，并在ModelSim进行了功能仿真和验证。

摘要： 本文采用基-2/4/8算法,设计了8192点复数傅里叶变换(FFT)的单路径反馈流水线结构处理器。为了提高了运算的精度，自定义了浮点数,降低了存储的使用量。FFT处理器用VHDL在RTL级对各功能模块:蝶形运算单元、控制器、移位寄存器、通路选择器、精度控制器等进行了描述，并在ModelSim进行了功能仿真和验证。

摘要： 本文采用基-2/4/8算法,设计了8192点复数傅里叶变换(FFT)的单路径反馈流水线结构处理器。为了提高了运算的精度，自定义了浮点数,降低了存储的使用量。FFT处理器用VHDL在RTL级对各功能模块:蝶形运算单元、控制器、移位寄存器、通路选择器、精度控制器等进行了描述，并在ModelSim进行了功能仿真和验证。

摘要： 本文采用基-2/4/8算法,设计了8192点复数傅里叶变换(FFT)的单路径反馈流水线结构处理器。为了提高了运算的精度，自定义了浮点数,降低了存储的使用量。FFT处理器用VHDL在RTL级对各功能模块:蝶形运算单元、控制器、移位寄存器、通路选择器、精度控制器等进行了描述，并在ModelSim进行了功能仿真和验证。

摘要： 本文采用基-2/4/8算法,设计了8192点复数傅里叶变换(FFT)的单路径反馈流水线结构处理器。为了提高了运算的精度，自定义了浮点数,降低了存储的使用量。FFT处理器用VHDL在RTL级对各功能模块:蝶形运算单元、控制器、移位寄存器、通路选择器、精度控制器等进行了描述，并在ModelSim进行了功能仿真和验证。