分数除法

摘要： 【课前思考】“分数除法(一)”是北师大版教材五年级下册第五单元“分数除法”中的第一课时,以往的教学中,大多数教师都知道可以利用直观图从分数的意义、分数除法的意义、分数乘除之间的关系、商不变的规律四个方面帮助学生理解算理。笔者则认为作为单元的基础课,不能仅仅停留在让学生明白算理上,特别是史宁中教授曾多次呼吁:要将四则运算的算理归结为“数的运算其实就是统一计数单位后,计数单位个数的运算”。

摘要： "分数四则混合运算"是学生1~5年级所学有关整数和小数四则混合运算的延续,但因为数的形式发生了重大变化,从而导致学生学习这部分知识时有些"水土不服",一些学生因为数的形式的改变从而导致运算律的运用不灵活;还有一些学生因为不能适应分数除法的可转化性,从而造成本来能简便计算的题目不会简便计算。如何改变这样的现状?笔者使用了分类的策略,从而有效促进学生的数学思考,教学尝试如下.

摘要： 算理就是计算过程中的道理,主要解决“为什么这样算”的问题;算法就是计算的方法,解决“怎样算”的问题。两者相辅相成,缺一不可。教学中,如何根据学生的认知水平选择合适的方式阐释算理呢?可以借助哪些直观模型帮助学生理解算理、掌握算法呢?本期,我们讨论算理教学。

摘要： 如果把"小学除法"作为整体进行研究,很显然,"分数的意义和性质"是其中很重要一部分内容。在小学阶段,分数有四层意义,其一是"份"的意义,来源于分物;其二是"测量"的意义,当用一个单位进行重复测量不到整个单位时,就要把这个单位再平均分后测量,就产生了分数;其三是"商"的意义,在除法中,当两个数不能够整除时,余下的部分就要与除数来比,这样就产生了分数;其四是分数"比较"的意义,在两个数或量进行比较时,它们的关系可以用分数表示。这四类意义中,分数除法的意义对于数学的发展更加深远。因此,如何"基于除法的意义,揭示分数的本质"?我们将对五下年级"分数的意义和性质"单元的前半部分进行单元整体设计与实践。

摘要： 小朋友,马小虎在学习“分数除法”时,在解决按比例分配的实际问题时遇到了一些困难,让我们一起帮助他吧!病例1李大伯家的长方形菜园,四周篱笆的长是240米,长方形长和宽的比是5∶3。菜园的面积是多少平方米?病症240×(5/(5+3))=240×(5/8)=150(米),240×(5/(5+3))=240×(3/8)=90(米)。

摘要： 如何用通分的方法来帮助学生探索并理解分数除法的算理和算法?可以采用以下教学环节。一、探寻算法,初构模型1.复习旧知。教师出示题目“1/2+1/4,1/2-1/4”,让学生回顾如何计算异分母分数加减法。学生提出可借助通分,将其转化成同分母分数后再进行加减。2.提出猜想。教师出示题目“1/2÷1/4”,让学生猜想分数除法可能怎样计算。

摘要： 一、引言小数除法是小学“数的运算”的核心内容之一,是培养学生运算能力的重要载体。一方面,小数除法可以按照整数除法的算理和算法进行运算,即可以将被除数中不够除的部分,借助十进制的转换思想,将高一级的计数单位转换成低一级的计数单位,从而继续往下除;另一方面,小数除法也可以运用分数除法的算理和算法进行运算,从而建立不同数系的除法运算的联系,促进学生对数的运算的理解。

摘要： 学科核心素养视角下的单元教学已成为当前我国基础教育课程建设与教学改革的重要课题,它往往要求教师从整体视角出发做好单元设计,以引领学生积极主动地探索与思考,从而推动学生的数学思维与能力的发展,培养学生数学核心素养。本文以小学数学“数与代数”领域的重要内容--分数除法为例,通过分析课程标准、多版本教材、学生学情、单元目标等单元教学要素,匹配数学核心素养,对分数除法进行单元整体设计,最终发展学生运算能力、推理意识等核心素养。

摘要： 在一次随堂听课中,一位教师对北师大版教,材五年级下册“分数除法比较大小时的规律”一课的教学处理,引发了我对这部分内容的教学思考。

摘要： 表内除法教学的主要目的是让学生理解除法意义、学会用乘法口诀求商,但在实际教学中,有些教师对于除法意义内涵的理解不准确,导致教学出现一些偏颇:比如,侧重等分除而弱化包含除,不利于学生进一步学习有关小数除法和分数除法的知识;又比如,更多注重学生运算的正确率,而忽视对除法算式意义的理解。为了更好地在教学中帮助学生理解除法运算的意义,现基于学习路径分析的研究框架,从单元整体教学的视角出发,优化“表内除法(一)”的单元教学。

摘要： 数学是国小学生最感困难的科目,尤其是六年级学生最为严重,如何协助学生提升学习成效乃当务之急,而翻转教室模式是近年受到瞩目的创新教学模式.因此,本研究以翻转教室模式进行分数除法教学活动,采准实验研究设计,以台北市某小学六年级学生为研究样本,其中实验组23位学生;控制组23位学生,以一般数学教学模式进行分数除法教学活动.研究者采用翻转教室教学模式,于课前分析教材与分数除法的迷思概念,将其录制成教学影片、线上学习单,建置于台北酷课云酷课数位学习平台,让学生依据教师线上指定学习任务自我设定学习目标,於课前进行线上影片自律学习与线上测验.课堂中采取平板电脑及合作学习策略,透过课堂的讨论、探究、分组合作学习,协助学生解决数学学习的困难.课后教师根据学生个别测验的结果,分析其错误类型,并再次透过台北酷课云之酷课学习系统让学生进行补救学习,教师可利用台北酷课云中的「分析仪表板」掌握学生补救学习的状况,必要时予以协助.本研究经两周共计10节课程,研究结果显示,此种翻转教室教学模式对于六年级学生在分数除法的学习成效显着高于一般数学教学模式.

摘要： 本申请公开了一种除法器及除法处理方法，包括：预处理模块，用于将被除数左移小数位宽加1个比特得到第一数据，将除数左移数据位宽个比特得到第二数据；数据位宽为小数位宽与输入数据位宽之和；迭代运算模块执行：步骤01：比较第一数据以及第二数据的大小，若第一数据小于第二数据，则将第一数据存入预设寄存器，否则，第一数据减去第二数据将差值加1的结果存入寄存器；步骤02：判断步骤01的执行次数是否达到数据位宽次，若否，则将寄存器的值左移1个比特并赋值给第一数据，重新执行步骤01，若是，则将寄存器的值作为输出结果输入输出处理模块进行处理，能够实现任意整数的除法运算，且降低综合后电路面积。

摘要： 本发明公开了一种快速除法器和除法运算方法，所述快速除法器包括有效位扫描模块和运算模块，所述运算模块包括除数倍数预判单元、减法单元、商生成单元和余数生成单元；所述有效位扫描模块，用于扫描并确定除数和被除数的有效位，并确定初始余数及迭代减法的次数；所述除数倍数预判单元，用于确定用于每次迭代运算的除数倍数；所述减法单元，用于实现初始余数或新余数与除数的N倍进行减法迭代运算；所述余数生成单元，用于将被除数的未处理的最高的i位二进制数对所述差值进行补位生成新余数；所述商生成单元，用于确定每次迭代的商，最终商由各次迭代的商按照迭代顺序组合生成。上述方案通过确定有效位，能够减少减法迭代运算次数，并且通过选择与合理的除数倍数比较进行迭代商的预判，从而减少减法器数量减小了运算的规模，提高了运算的速度。

摘要： 以较少的处理级数实现除法。秘密计算装置(1)使用实数N的隐匿值[N]和自然数D的隐匿值[D]，得到表示N除以D的结果的隐匿值。初始化部(12)将部分余数PL1的隐匿值[PL1]设定为0。并行比较部(13)计算将部分除数n＝Pj+1R+Nj的隐匿值[n]与对于大于等于1且小于R的各整数g的[D]×g并行地进行了比较后的比较结果E1,…,ER‑1的隐匿值[E1],…,[ER‑1]。更新部(14)使用比较结果E1,…,ER‑1的隐匿值[E1],…,[ER‑1]，计算满足n＝DQj+Pj的商Qj的隐匿值[Qj]和部分余数Pj的隐匿值[Pj]。反复控制部(15)对于从L1‑1至‑L0的各整数j，执行并行比较部(13)和更新部(14)。

摘要： 本发明公开了一种基于两位商计算的除法运算单元及除法器，除法运算单元包括：逻辑移位模块，将第一输入数值左移生成第一左移数值；第一减法器，用于计算第二输入数值与第一左移数值的第一差值以及生成第一错位位；第二减法器，计算第二输入数值与翻一倍后的第一左移数值的第二差值以及生成第二错位位；第三减法器，计算第二输入数值与翻两倍后的第一左移数值的第三差值以及生成第三错位位；余数生成器，根据第一错位位、第二错位位以及第三错位位从第一差值、第二差值、第三差值以及第二输入值从选取一个值作为余数；两位商生成器，根据第一错位位、第二错位位以及第三错位位从11、10、01以及00中选取一个值作为两位商。

摘要： 一种分数除法电路以及相关的校正方法。该分数除法电路包含输出时钟产生电路，用来接收输入时钟信号及根据第一控制信号产生输出时钟信号，该输出时钟产生电路包含有：第一延迟单元，用来延迟该输入时钟信号以产生延迟输入时钟信号；选择单元，用来根据该第一控制信号，选择该输入时钟信号及该延迟输入时钟信号其中之一以产生该输出时钟信号；以及控制电路，用来根据除数控制信号，对该输出时钟信号进行除操作以产生该第一控制信号，其中该除数控制信号用来控制该输出时钟信号与该输入时钟信号间的比例。本发明的分数除法电路的量化电平可被缩小至0.5N，其中N为分数除法电路中除法单元的级数，以及锁相回路频率产生器的量化噪声将可被大幅降低。

摘要： 本发明系有关一种减少唤醒时低功率定时器计时误差之分数除法器系统(100)，该分数除法器系统(100)系包含可操作产生具频率Fc之输出信号对参考时钟频率FLP有下列关系之一分数除法器装置(102)：FLP＝(M+(N/PDIV))×FC其中PDIV系为该分数除法器装置(102)之周期，M为除法比率之整数部分，而N为除法比率之分数部分大小。该分数除法器系统(100)亦包含被连接至该分数除法器装置(102)可从低功率模式开始唤醒之一高速晶体振荡器装置(104)。该分数除法器系统亦包括被连接至该高速晶体振荡器装置(104)之一高速时钟除法器装置(106)。

摘要： 本发明是为一种低速限的低抖动率分数除法器，其主要是将一高频的时钟讯号降频，以在一较低频率下进行分数除法，其结果再经一由调整缓冲器及向下计数器所构成的补偿电路的调整，以使其抖动率与在高频时作分数除法一样，藉以达成不受限于线路速度且具有低抖动率的优异特性。

摘要： 一种分数除法电路以及相关的校正方法。该分数除法电路包含输出时钟产生电路，用来接收输入时钟信号及根据第一控制信号产生输出时钟信号，该输出时钟产生电路包含有：第一延迟单元，用来延迟该输入时钟信号以产生延迟输入时钟信号；选择单元，用来根据该第一控制信号，选择该输入时钟信号及该延迟输入时钟信号其中之一以产生该输出时钟信号；以及控制电路，用来根据除数控制信号，对该输出时钟信号进行除操作以产生该第一控制信号，其中该除数控制信号用来控制该输出时钟信号与该输入时钟信号间的比例。本发明的分数除法电路的量化电平可被缩小至0.5N，其中N为分数除法电路中除法单元的级数，以及锁相回路频率产生器的量化噪声将可被大幅降低。

摘要： 本发明系有关一种减少唤醒时低功率定时器计时误差之分数除法器系统(100)，该分数除法器系统(100)系包含可操作产生具频率Fc之输出信号对参考时钟频率FLP有下列关系之一分数除法器装置(102)：（见公式）其中PDIV系为该分数除法器装置(102)之周期，M为除法比率之整数部分，而N为除法比率之分数部分大小。该分数除法器系统(100)亦包含被连接至该分数除法器装置(102)可从低功率模式开始唤醒之一高速晶体振荡器装置(104)。该分数除法器系统亦包括被连接至该高速晶体振荡器装置(104)之一高速时钟除法器装置(106)。

摘要： 本发明是为一种低速限的低抖动率分数除法器,其主要是将一高频的时钟讯号降频,以在一较低频率下进行分数除法,其结果再经一由调整缓冲器及向下计数器所构成的补偿电路的调整,以使其抖动率与在高频时作分数除法一样,藉以达成不受限于线路速度且具有低抖动率的优异特性。