内存芯片

摘要： 三星发布全球首款搭载MRAM非易失磁阻内存的计算机据三星官网2022年1月13日消息,韩国三星电子公司发布世界首款搭载MRAM(磁阻非易失随机存储器)的计算机,有望用于AI运算。目前的计算机大都采用独立的内存芯片以及独立的硬盘存储。为了提高运算效率,业界一直在开发非易失的内存,能够兼顾硬盘和内存的功能,同时有助于大大降低功耗。为了实现这一目标,三星研究人员开发了RRAM(电阻随机存储器)、PRAM(相变随机存储器)等,开发出MRAM存储器原型。三星采用的MRAM存储器具有高速、耐用、容易量产等优点,但由于功耗问题,此前迟迟没有正式亮相。

摘要： 内存芯片的重要性在今天愈发凸显,无论是P C还是手机、平板还是游戏主机,都无处不闪现着内存芯片的身影。不过,不同产品使用的内存往往存在一些差异。除了我们常见的DDR、GDDR外,在移动设备上还存在着一种专用的低功耗内存,那就是LPDDR。今天,本文就和你一起走近LPDDR内存,探寻这种专门面向低功耗市场的内存的过去、现在和未来。

摘要： 2019年12月,合肥长鑫存储正式成为了国内第一家,也是唯一一家DRAM供应商。这标志着中国的内存芯片彻底破冰,在国外铜墙铁壁般的市场和专利围堵中,撕开了一条口子,拿掉了卡着脖子的那只手。那么发展国产存储有什么意义?现在的表现如何?

摘要： 血统纯正的国产内存来了8GB 2400MHz只要219元!在存储价格血战的今天,这样的规格和价格或许并不显眼,可关键是作为紫光集团旗下紫光国芯(UnilC)的内存,这样的亲民价格绝对会成为市场关注的焦点。这些年,国产软硬件都在突飞猛进,硬件方面处理器、内存、闪存存储纷纷取得新突破,但由于产能、应用领域等各种原因,普通消费市场上是不太容易看到的。不久前,长鑫存储开始在官方网站上销售DDR4台式机和笔记本内存、LPDDR4X低功耗内存,号称是第一颗国产的DDR4内存芯片,但需要单独咨询采购,没有公开报价。

摘要： 吉姆·柯林斯:动荡环境下更需要的不是创新,而是恒定的坚持吉姆·柯林斯:动荡环境下更需要的不是创新,而是恒定的坚持。现在大家都在讲VUCA时代,都在谈创新,都在谈数字化转型,而吉姆·柯林斯却在用20多年的时间坚持着一个观点:企业的成功更依赖对自己优势飞轮的恒定坚持。

摘要： 三星电子近日宣布，已开始量产第二代10纳米级制程工艺DRAM内存芯片。三星称，公司使用第二代10纳米级工艺生产出了8GBDDR4芯片，实现了新的突破。2016年2月，三星已使用第一代10纳米级工艺生产出了8GBDDR4芯片。据悉，三星开发的8GB DDR4芯片是“全球最小”的DRAM芯片，扩大了领先对手的优势。在半导体业务的推动下，三星今年的营业利润有望创下纪录。三星称，和第一代10纳米级工艺相比，第二代工艺的产能提高30％，有助于公司满足全球客户不断飙升的DRAM芯片需求。而且，第二代10纳米级芯片要比第一代芯片陕10％，功耗降低15％。

摘要： 据美国财经网站CNBC报道,投行高盛称,存储芯片需求将下滑。由于内存芯片的需求弱于预期,,高盛分析师下调了内存芯片厂商美光科技和半导体设备制造商科林研发的股票评级。该机构将美光科技的股票评级从“买入”下调至“中性”,越来越多的分析师认为,在今年剩余时间内,内存芯片需求不会像几个月前那样强劲。高盛分析师马克德莱尼称,在今年第四季度和明年上半年,随着供应增长加快,我们预计内存芯片的需求量将逐渐减弱。

摘要： 这是一款在设计上非常有特色的NVMe SSD,也是《微型计算机》评测室有史以来测试过的芯片数最少的SSD—整块SSD上只有一颗芯片。而常见的SSD至少会有3颗芯片:一颗主控、两颗闪存,配置了缓存的还会增加一颗DDR3L或DDR4L内存芯片,达到4颗。那么这款SSD的闪存、主控芯片在哪里呢?答案是都在这颗芯片里,在东芝RC100固态硬盘上,它首次采用了单芯片封装方案,主控芯片与NAND闪存芯片都封装在一颗芯片上,超高的集成度带来了更小的PCB占用空间,其型号下的三种容量不论是120GB、240GB还是480GB,都只需要一颗芯片就能实现。

摘要： 本申请提供了一种内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法，所述芯片包括至少两个存储控制器和映射逻辑控制器，映射逻辑控制器分别与各个存储控制器相连，以及映射逻辑控制器还与各个内存颗粒相连，其中：映射逻辑控制器，用于配置各个存储控制器与各个内存颗粒的连接关系；每个存储控制器，用于在需要访问内存颗粒时，向映射逻辑控制器发送内存颗粒访问请求；映射逻辑控制器，用于在接收到该存储控制器发送的内存颗粒访问请求时，根据为该存储控制器配置的连接关系，对为该存储控制器配置的连接关系中的内存颗粒执行所述内存颗粒访问请求所请求的操作。由此，实现了存储控制器对各个内存颗粒的灵活访问。

摘要： 本发明公开了一种内存的页数据读取方法，包括致能第一内存区块及与第一内存区块相邻的第二内存区块间的位线感测放大器来锁存加载至内存数组的多条位线以电压形态表示的讯号/数据，以使多个锁存的数据传播至第二内存区块中的多条位线。电压讯号从一个内存区块以此方式依次传播至后续的相邻内存区块，直至到达目标内存区块位置为止。依此方式亦可将数据写入储存芯片中，做法是使电压讯号从一内存区块依次传播至另一相邻内存区块，直到到达目标内存区块位置为止，最后激活目标位置的字线以将数据写入至目标位置的内存单元。

摘要： 本公开提供一种内存地址的映射方法、内存访问方法、装置、芯片、电子设备和介质，涉及计算机技术领域，具体涉及内存技术领域。所述内存包括大小相同的第一内存空间和第二内存空间，所述第一内存空间和第二内存空间中的每一个均包括多个地址连续的子内存空间，所述内存地址的映射方法包括：按照第一映射规则，将所述第一内存空间的多个子内存空间一一对应映射至多个内存访问通道；以及按照不同于所述第一映射规则的第二映射规则，将所述第二内存空间的多个子内存空间一一对应映射至所述多个内存访问通道。

摘要： 本申请实施例公开了一种内存装置、图像处理芯片以及内存控制方法，其中，本申请实施例的内存装置包括复数个内存电路以及内存控制器。所述内存控制器用于自一电路系统接收指令。当所述内存控制器响应于指令控制所述复数个内存电路中的一第一电路操作于一致能模式时，所述内存控制器还用于响应于所述指令控制所述复数个内存电路中的剩余电路操作于一数据保持模式。本申请实施例的方案，能够降低内存电路的功率消耗。

摘要： 本发明实例公开了基于内存芯片互连的内存访问处理方法、内存芯片及系统，涉及电子设备领域，可以减少内存访问请求的处理时延，提高系统带宽的利用率。本发明的方法包括：第一内存芯片接收内存访问请求；若所述第一内存芯片不是所述内存访问请求对应的目标内存芯片，则根据预先配置的路由规则通过芯片互连接口将所述内存访问请求发送给所述内存访问请求对应的目标内存芯片。本发明的实施例主要用于内存访问请求的处理过程中。

摘要： 本发明的实施例提供一种控制内存芯片的方法、芯片控制器和内存控制器。该芯片控制器包括：寄存模块，用于寄存单独片选信息；控制模块，用于：接收内存控制器输出的第一片选信号；根据第一片选信号和寄存模块寄存的单独片选信息生成多个单独片选信号，其中多个单独片选信号与多个内存芯片一一对应，第一片选信号用于指示选择多个内存芯片，单独片选信息用于指示单独选择多个内存芯片中的至少一个内存芯片；分别向多个内存芯片输出多个单独片选信号，以便多个内存芯片中的至少一个内存芯片根据内存控制器输出的控制命令信号执行与控制命令信号对应的操作。本发明的实施例能够有效地减少对DRAM系统的传输带宽的占用。

摘要： 本申请提供了一种传输数据掩码的方法、内存控制器、内存芯片和计算机系统，该方法包括内存控制器向内存芯片发送第一写命令，该第一写命令中包含有第一指示信息，该第一指示信息用于指示待写入的数据块中具有掩码数据块，该待写入的数据块的个数为N，N为大于或等于2的整数；该内存控制器根据该第一写命令向该内存芯片发送N个数据块，其中，该N个数据块中的一个数据块为第一DM信息块，该第一DM信息块用于指示该待写入的数据块中的掩码数据块的位置，该N个数据块包括该待写入的数据块中的非掩码数据块。本申请实施例实现了在不增加管脚的情况DM的传输。

摘要： 本发明实例公开了基于内存芯片互连的内存访问处理方法、内存芯片及系统，涉及电子设备领域，可以减少内存访问请求的处理时延，提高系统带宽的利用率。本发明的方法包括：第一内存芯片接收内存访问请求；若所述第一内存芯片不是所述内存访问请求对应的目标内存芯片，则根据预先配置的路由规则通过芯片互连接口将所述内存访问请求发送给所述内存访问请求对应的目标内存芯片。本发明的实施例主要用于内存访问请求的处理过程中。

摘要： 本发明的实施例提供一种控制内存芯片的方法、芯片控制器和内存控制器。该芯片控制器包括：寄存模块，用于寄存单独片选信息；控制模块，用于：接收内存控制器输出的第一片选信号；根据第一片选信号和寄存模块寄存的单独片选信息生成多个单独片选信号，其中多个单独片选信号与多个内存芯片一一对应，第一片选信号用于指示选择多个内存芯片，单独片选信息用于指示单独选择多个内存芯片中的至少一个内存芯片；分别向多个内存芯片输出多个单独片选信号，以便多个内存芯片中的至少一个内存芯片根据内存控制器输出的控制命令信号执行与控制命令信号对应的操作。本发明的实施例能够有效地减少对DRAM系统的传输带宽的占用。

摘要： 本发明公开一种应用于内存模组的内存芯片补位方法，包括：根据16位不良单晶内存芯片的不良区域和正常区域，将16位不良单晶内存芯片的地址线划分为第一不良组和第一正常组；根据8位不良单晶内存芯片的不良区域和正常区域，将8位不良单晶内存芯片的位址线划分为第二不良组和第二正常组；依据JEDEC定义的规则，选择所述16位不良单晶内存芯片的第一正常组和所述8位不良单晶内存芯片的第二正常组进行布线，利用所述16位不良单晶内存芯片和所述8位不良单晶内存芯片组合实现一个16位正常单晶内存芯片的功能。本发明可利用不良单晶内存芯片组合实现正常单晶内存芯片的功能。