65nm工艺
65nm工艺的相关文献在2003年到2019年内共计110篇,主要集中在自动化技术、计算机技术、无线电电子学、电信技术、工业经济
等领域,其中期刊论文110篇、专利文献488137篇;相关期刊49种,包括电子元器件应用、电子设计应用、电子产品世界等;
65nm工艺的相关文献由26位作者贡献,包括杨剑、翁寿松、陈鹏等。
65nm工艺—发文量
专利文献>
论文:488137篇
占比:99.98%
总计:488247篇
65nm工艺
-研究学者
- 杨剑
- 翁寿松
- 陈鹏
- 本刊通讯员
- Bernadette Mortell
- Hardspell.com
- Michael Santarini
- 丛秋波
- 代君利
- 姚钢
- 尤凯迪
- 庞会荣
- 木月
- 权衡
- 李研
- 杨晓婵
- 欧鹏
- 田园
- 缪彩琴
- 肖瑞瑾
- 虞志益
- 邓斐
- 郑
- 郭壮
- 黄贝
- 黄金明
-
-
-
-
摘要:
Teledyne e2v与芯片晶圆代工领先企业Towerjazz联合宣布,Teledyne e2v专为超高分辨率电子检测、高端监控和显微技术而设计的Emerald^TM67M图像传感器现己上市。作为Teledyne e2v的Emerald系列的新成员,该传感器釆用Towerjazz公司全新研发的65nm工艺制程,由日本鱼津做晶圆代工,2.5μm低噪声全局快门像素技术,小尺寸和极低噪声(单电子)的像素,融合了独特的光管技术,卓越的偏转响应、超过80dB的快门效率这种独特的像素结构提供尖端性能,通过检测较小的缺陷,提高制造产量。
-
-
-
-
-
权衡;
肖瑞瑾;
欧鹏;
尤凯迪;
黄贝;
虞志益
-
-
摘要:
研究并设计一款RISC处理器,从架构设计、电路设计、芯片后端设计多个层次保证其高性能、低功耗的特点.在架构设计层面,通过扩展寄存器堆来提升数据交互的局部性并降低对存储器的访问次数.在电路设计层面,利用动态门控时钟技术对乘除法模块和寄存器堆进行高效的时钟控制.在芯片后端设计层面,分析并比较TSMC 65 nm中GP和LP 2种工艺库,采用多阈值设计流程进一步提高处理器的速度并降低功耗.测试结果表明,与其他平台下的性能结果相比,该处理器可以将RS前向纠错解码算法的吞吐率提高4倍~70倍.%This paper presents the design of a high performance lower power RISC processor from architecture level, circuit level and backend design level. In architecture level, the processor is cache-free and register file extended to improve data locality and reduce memory accesses. In circuit level, gating clock technology is used to control MDU and register file to reduce power, and in backend level, this paper analyzes and compares GP and LP processes in TSMC 65 nm, and uses multi-threshold flow to increase speed and reduce power. Test results show that the processor can make throughput rate of RS forward error correction decoding increase 4 times~70 times, compared with other platforms.
-
-
-
-
-