信号完整性

摘要： 全国电磁兼容学术会议,创始于1984年,是中国电子学会电磁兼容分会主办的专业性系列学术会议。会议欢迎致力于电磁理论与电磁兼容研究和实践的各界专家学者、工程技术和研究人员,积极参与、踊跃投稿并出席会议,促进电磁兼容研究和进步,解决领域科学与技术难题。第28届全国电磁兼容学术会议将于2022年5月7日至9日在北京隆重举行,本届会议也是“2022中国电磁兼容周”的核心会议之一。本届会议将全面覆盖电磁兼容、电磁环境、电磁安全、电磁标准、芯片与系统、信号完整性等领域,关注基础研究、关键技术和产业亟需,为产学研各界提供交流与合作平台。

摘要： 在电路板压合前,通常需要对内层芯板表面进行棕化处理,以增加铜面粗糙度,增强压合后芯板与半固化片的结合力。而所用棕化药水的不同直接影响铜面粗糙度,进而影响传输信号的完整性。本文通过扫描电子显微镜、3D激光测量显微镜、剥离强度测试仪、矢量网络分析仪等进行表征,对比普通棕化药水与几款不同低粗糙度棕化药水处理铜面对电路板信号完整性的影响。结果表明,低粗糙度棕化药水相比于普通棕化药水,降低了铜面粗糙度,提升了信号完整性能力。

摘要： HBM存储器由于超高的存储带宽在大数据、智能计算等领域具有广阔的应用前景。支持超细线宽的硅转接板是实现存储器与芯片间HBM信号互连的主要载体,从HBM1.0到HBM2E,信号速率达到3.2 Gbps,信号完整性问题不容忽视。从HBM颗粒管脚阵列结构出发,分析信号布线和线宽间距极值。建立2层信号线传输模型,提炼频域阻抗分析方法和总串扰计算方法,从频域角度分析结构参数对电性能传输参数的影响,并从时域进行验证。结果显示:HBM信号线宽间距和应小于6.8μm;在应用频点范围内,远硅层信号线阻抗比近硅层信号线阻抗高6~8Ω,3μm线宽的阻抗值更接近于50Ω;线宽和线长是插入损耗敏感参数,间距和布线层对损耗影响较小。针对低频区的固有损耗,线宽影响占主导,针对高频区线损耗,线长影响较大。间距是串扰敏感因素,但受空间限制,间距优化有限,引入地屏蔽线是有效的解决办法。

摘要： 雷达高速数字电路模块(基于VPX总线)的高速数字接口测试过程中,针对出现的高速数字信号质量不理想的问题,分析了该现象出现的原因并最终提出了保证测试过程中高速信号的信号完整性的解决方案:在高速信号连接电路设计中避免出现多个终端输出;实验结果表明,高速信号接口单一输出端的高速信号质量相比多个输出端的信号质量有明显改善,信号误码率优化了e^(10)倍;通过眼图测量,信号速率为1.25 Gbps时单一输出端的高速信号眼高为8.9μW,眼宽为730 ps,多个输出端的信号已经无法形成眼图;验证了高速数字信号测试时为了保证信号完整性应避免出现多个终端输出的正确性。

摘要： 在超声热键合的过程中,平行键合线的间距变化常常被忽略.间距变化对高频信号传输会产生较大影响,不容忽视.文中从建模分析和试验测试两个角度研究了平行键合线距离对电路信号传输的影响.基于电路的尺寸参数和材料参数,分别建立了不同间距平行键合线的电磁场数值计算模型和等效电路模型,计算和分析了两连接点间等效电感和电阻随间距和信号频率的变化关系,研究了平行键合线距离对电路信号完整性的影响.模型仿真和试验测试结果表明,键合线之间的互感随着键合线间距增加而下降,从而导致两连接点之间的等效电感下降,电路信号完整性提升.

摘要： 为解决1394B总线信号完整性与电源完整性仿真中的激励问题,探究机载总线测试设备工作中的最坏工作环境,围绕最坏情况激励进行了研究;基于同步开关噪声原理,通过将不同占空比选通波产生的激励导入3种机载1394B总线采集模块的仿真环境中,研究不同选通波占空比对系统输出眼图的影响;在原有总线采集模块仿真环境中,1/2占空比的选通波产生的结果激励相比于3/4占空比的情况,输出眼图的眼高减少85 mV,眼宽减少3.56 ps;在不同电源网络传输性能和信号网络传输性能下,1/2占空比选通波产生的激励都为最坏情况激励;研究成果可为国产化高速总线采集板卡的集成设计提供借鉴,并为总线采集过程中的故障排除提供思路。

摘要： 为研究不同电镀设备对印制电路板(PCB)外层高速差分线插入损耗的影响,基于脉冲龙门电镀、直流垂直连续电镀和脉冲垂直连续电镀制作了三组不同的PCB样品。先对不同样品的表面铜箔进行了粗糙度测试和形貌表征,最后对样品表层的差分线进行了插入损耗测试。测试结果表明,脉冲垂直连续电镀设备由于同时具备较好的药水循环特点和脉冲电流,制备的表面铜箔具有较小的粗糙度和致密度较高的锥状形貌,可以改善PCB外层差分线的插入损耗。

摘要： 在印制电路板(PCB)上,如果有高速信号进行长距离传输,其传输会因损耗、反射、串扰等方式引起信号完整性(SI)问题,很大概率会造成信号失真,在各个接收端无法完全复原驱动端信号。伴随着当今互联网数据量的快速增加,路由器和交换机等高速率通信设备的研究和设计非常重要,其中的关键传输通道———高速串行链路成为主要技术实现难点。基于SI理论,依据CEI-25G-LR标准对100G以太网下高速串行链路的关键组成部分进行建模和优化,对单通道下的单对差分信号进行分级建模仿真,并进行整体链路级联优化,其传输性能满足协议要求。

摘要： 本文使用Hyperlynx针对AM335X系统中预布线的高速信号进行仿真,分析其反射和串扰问题,通过反射仿真为高速信号选择更合适的匹配电阻阻值以减小信号反射,利用串扰仿真结果对实际布线的线距、线长进行约束以减小信号串扰。

摘要： 随着高集成度集成电路与高速板级印制电路的发展,板间通信频率已经达到GHz水平,传统板级电路设计方案已经无法普及到更高频率的电路设计;针对高速SDIO总线在板级的设计,基于Cadence Sigrity平台的信号完整性仿真,提出了一种针对SDIO总线的高速信号仿真方法,该方法对SDIO总线有较高的仿真参考意义,通过海思Hi3516EV200嵌入式平台的板级电路设计与仿真优化,对层叠结构、层叠顺序、走线长度、地过孔、过孔数目实验仿真,优化PCB设计,对S参数与时域图进行研究与分析,提出了一种SDIO总线的电路走线设计参考方法,通过理论分析与仿真实验论证了该方案的可行性与实用价值,填补了信号完整性仿真分析中对SDIO总线设计的空白。

摘要： 随着高速数字电路和高集成芯片技术的快速发展,更多的高速信号需要在高速互连中传输.然而,高速信号在传输过程中会经历时延、反射、衰减以及串扰的影响,PCB作为整个电路系统的支撑,其传输特性非常重要.因此越来越多的高速电路和PCB的设计者都将注意力集中在解决信号完整性问题上.在此基础上,以FPGA为核心构建了高性能、高密度异构加速卡,并结合该系统讨论了破坏信号完整性的原因及应对措施,在PowerSI环境下对关键线路进行了仿真,仿真结果说明应对措施有效可行.

摘要： 高速数字系统PCB中差分过孔结构处的阻抗不连续,会引起信号完整性问题.基于HFSS建立12层PCB物理模型,对过孔via间距、反焊盘尺寸进行仿真,得到参数变化对信号TDR阻抗和S参数的影响规律.再导入真实的PCB模型研究不同长度stub的差分过孔结构对信号完整性的影响,给出背钻技术使用的策略.本文总结的规律和提出的策略对高速PCB设计有重要的指导意义.

摘要： 随着高速实时信号处理技术的发展,高速实时信号处理系统的数据处理能力越来越高,也对系统中的数据采集部分提出了更高要求,而作为系统数据获取关键部分的ADC芯片,也在顺应需求往高输入带宽、高采样速率、高量化精度方向发展.目前,高性能ADC的采样率普遍跨入Gsps采样率的量级,其性能指标极易受除ADC芯片本身性能以外的因素影响,如时钟、电源、模拟前端等外围设计.在实际设计中,时钟和电源可以通过选用更高性能的时钟和电源芯片提升各自性能,然而前端链路的设计大多依赖经验法则,容易造成设计的返工及多次迭代.从信号完整性角度分析了前端链路的阻抗不连续对高速信号的影响,提出了一种综合考虑SMA连接器和阻容网络的前端链路优化方法,并通过全链路建模仿真对优化效果进行了验证.结果表明,通过该方法优化后的链路设计明显改善了前端链路的S参数指标.

摘要： 随着集成电路集成度越来越高,信号完整性问题越来越突出,以至于不能不考虑电路之间的串扰.在规定的区域如何设计电路尺寸才能使串扰最小,是信号完整性中的一个重要并且工程性实际的问题.根据这个问题建模,研究对象是一个耦合传输线模型,耦合传输线的耦合系数大小体现了串扰的大小,最终是寻找双线间距、线宽使耦合系数最小的最优化问题.由于这是一个非线性目标函数、线性约束条件、目标函数不容易求导的最优化问题,采用罚函数法将该问题转化为无约束问题,采用模式搜索求解不用求导最优化问题,并提出了模式搜索法的改进方法——权重模式搜索法.

摘要： 传输线损耗性能测试是高速PCB信号完整性的重要表征手段,文章先介绍了业内应用较多的几种PCB损耗测试方法的原理及应用场景,而后研究了长短线长度、数量、残桩长度等因素对Delta L测试结果的影响,并进一步分析对比了业内常用的SET2DIL方法、TRL方法与Delta L方法的精度差异.研究表明,Delta L方法能有效去除过孔效应的影响,在12.89GHz时的测试精度与TRL方法相当,是一种操作简便、耗时短、精度高的损耗管控方法.

摘要： 随着高速数字电路工作频率的提高和信号上升时间的缩短,传输线的连续性问题逐渐成为高速数字电路关注的重点,而高速PCB中过孔的寄生电容和寄生电感易导致过孔阻抗不连续,从而引起信号反射、衰减等信号完整性问题.盲孔作为PCB小型化和高密度化的必要过孔类型,其结构设计对PCB信号完整性有重要影响.文章采用矢量网络分析仪研究了激光盲孔的孔径大小、焊盘/反焊盘大小等对单端和差分盲孔阻抗的影响,并进一步研究了盲埋孔和通孔结构对PCB信号特性的影响差异,本研究可为高速PCB过孔设计和优化提供依据.

摘要： 高速串行互连领域,单通道速率25Gbps的背板开始进入应用阶段,下一代速率56Gbps正处于广泛研究中.速率的翻升,使得串扰对信号完整性的影响更为突出,多个传输标准对串扰指标也提出了具体要求.本文针对具有接插件结构的背板通道,提出一种串扰特性的无源测试方法.该方法仅借助于一台单通道规格的矢量网络分析仪,即可完成对多通道串扰的测试分析.以某接插件背板为例的实验表明,串扰测试结果与背板通道的物理特性相吻合.

摘要： 随着信号高频高速化发展,差分信号因其具有抑制共模噪声、提高噪声余量的显著优势而受到PCB设计者青睐.为提高PCB布线密度,设计者多会选用差分过孔来进行转层连接.差分过孔的存在会造成阻抗不连续、损耗增加等信号完整性问题.本文通过试验研究了差分过孔孔径、焊盘尺寸、反焊盘尺寸、过孔间距、s tub长度等因素对过孔阻抗及S参数的影响.试验表明:差分过孔孔径增大0.05mm,过孔阻抗降低约4Ω,S21增加约0.09db@25.4μm;焊盘单边宽增加25.4μm,过孔阻抗降低约2Ω,S21增加约0.04db@12.5GHz;反焊盘单边宽增加25.4μm(1mil),过孔阻抗增加约0.7Ω,S21降低约0.015db@12.5GHz;差分过孔间距增加0.5mm,过孔阻抗增加约6Ω,S21增加约0.2db@12.5GHz;stub长度每增加0.127mm,过孔阻抗降低约2Ω,S降增加约0.14db@12.5GHz.

摘要： 文章阐述了铜面粗糙度与高频信号传输的关系及内层前处理和棕化对铜面粗糙度的影响;对比了前处理和棕化药水对信号完整性的影响;通过正交实验分析了棕化参数对信号完整性的影响度,确定了印制电路板铜面处理工艺中影响高频信号传输的因素及其主次关系.

摘要： 随着信号传输的高速化和高频化发展,对印制电路板的阻抗设计及控制精度要求日趋严格,旨在减少信号在传输过程中的反射、失真等问题,保持传输信号的完整性.PCB制作时由于图形分布均匀性、PP压合厚度均匀性、线宽均匀性及电镀均匀性等问题存在,会导致不同位置阻抗出现差异.本文通过在不同位置设计单端和差分阻抗线,综合分析图形分布、走线位置分布、铜厚等对阻抗一致性的影响,并对影响阻抗控制的关键因素进行分析,确定了影响阻抗一致性的主要因素及各因素作用强弱,可为提高PCB阻抗一致性提供参考和借鉴.

摘要： 一种计算机系统组件，包括衬底和安装在衬底上的第一板。柔性电缆被固定到第一板。计算机系统组件还包括被安装在衬底上的第二板。第二板包括FPC连接器。FPC连接器包括主体，所述主体具有延伸穿过主体的通道，使得柔性电缆可以被放置在通道中并且被完全地牵拉穿过FPC连接器的主体。FPC连接器还包括锁定机构，一旦柔性电缆被牵拉穿过FPC连接器，则锁定机构将柔性电缆固定在通道内。在将第一板和第二板中的至少一个安装在衬底上之前，随着柔性电缆被牵拉穿过FPC连接器，第一板和第二板移动得更靠近在一起。

摘要： 描述了一种集成电路。集成电路(IC)可以包括印刷电路板(PCB)。IC还可以包括PCB上的片上系统(SoC)管芯。IC进一步可以包括耦合到SoC管芯的并行存储器接口的存储器器件。存储器器件可以通过以不对称布线布置的并行信号迹线(dmi0、dq0‑dq7)耦合到并行存储器接口。在并行信号迹线的不对称布线中，针对并行信号迹线的大部分，信号迹线是根据并行信号迹线之间的可变间距(b1>b2>b3>b4)来布置的。

摘要： 一种计算机系统组件，包括衬底和安装在衬底上的第一板。柔性电缆被固定到第一板。计算机系统组件还包括被安装在衬底上的第二板。第二板包括FPC连接器。FPC连接器包括主体，所述主体具有延伸穿过主体的通道，使得柔性电缆可以被放置在通道中并且被完全地牵拉穿过FPC连接器的主体。FPC连接器还包括锁定机构，一旦柔性电缆被牵拉穿过FPC连接器，则锁定机构将柔性电缆固定在通道内。在将第一板和第二板中的至少一个安装在衬底上之前，随着柔性电缆被牵拉穿过FPC连接器，第一板和第二板移动得更靠近在一起。

摘要： 公开了一种用于信号完整性仿真的激励信号生成方法及装置，所述方法包括：构建第一码流序列及第二码流序列，根据第一码流序列及第二码流序列，构建受害码流及攻击码流，之后根据受害码流及攻击码流，生成待仿真链路中各支路分别对应的激励信号。本方法以伪随机二进制序列为基础，为待仿真链路构建了激励信号，在将该激励信号输入至待仿真链路后，可以激发奇模串扰、偶模串扰、一般串扰、码间干扰及反射，还可以快速得到每一支路的仿真结果。因此，激励信号包括的干扰信息较为全面，仿真结果准确。

摘要： 本发明公开了一种高速信号频率测量与信号完整性的测试方法，通过集成电路数模测试系统与可编程数字系统相结合，测试系统触发信号与外围测试电路数字信号同步，产生100M的方波和数据来检验芯片是否能正常工作。当外围测试电路检测到所述集成电路数模测试系统的使能信号时，对应产生100M的方波信号或预设置好的数据信号给被测数字芯片，这两个使能信号的优先级相同，然后采样所述被测数字芯片的输出，其中，需要将采集到的输出波形进行逻辑运算十分频成10M方波后进行频率测量，并将处理后的结果返回给测试系统，测试系统根据数据准确筛选出功能正确的芯片，剔除不正常工作的芯片。

摘要： 一种一个或多个差分信号对的信号完整性得到改善的印刷电路板引入一个或多个导电区。在典型实施例中，通过围绕过孔结构和导电桥的间隙盘区将使信号迹线互连的用于差分对的过孔结构与导电区隔离开。在可选实施例中，围绕过孔结构的间隙盘区包括过孔结构之间的桥。作为非限制性的实例，间隙盘区可以包括有缺块的圆形孔或修正矩形孔。作为非限制性的实例，所述桥可以包括导电区的一部分，从而允许相对于导电区的差分对阻抗调整。

摘要： 本申请公开了一种I2C信号完整性的测试方法、系统、装置、设备及计算机可读存储介质，基于与示波器连接的测试主机，预先控制示波器处于触发源为时钟信号的触发模式；当确定被测主板的待测I2C链路传输待测I2C信号后，读取示波器自待测I2C链路的时钟信号测试点和待测I2C链路的数据信号测试点获取的测试波形以及测试波形的波形参数；分析波形参数得到待测I2C链路的测试结果，并根据测试结果和测试波形生成待测I2C波形的测试报告，通过测试主机运行自动化测试工具自动配置示波器并从示波器读取测试波形及波形参数，极大提高了I2C信号质量测试过程的自动化水平，减轻了测试人员的工作压力，提高了测试效率。

摘要： 一种基于电容提高跨分割信号完整性的PCB板及其布图方法，该PCB板上布设有至少一条高速传输信号线，且高速传输信号线参考不同的电源平面；该布图方法主要是通过在PCB板的顶层(或底层)增加两组电容组，每组电容组包括电容值从小到大依次递增的N个电容，且每个电容的电容值为前一个电容的电容值的M倍。因此，通过上述设计方案，本发明可以减小高速信号的回流路径，有效地控制传输线阻抗突变，提高传输信号的完整性，保证链路稳定可靠地进行数据传输。

摘要： 本发明公开了一种具有增强信号完整性和导热性的单PCB车载摄像机。本文描述了一种传感器装置。所述传感器装置包括外壳和由所述外壳包围的印刷电路板。所述印刷电路板包括图像传感器，所述图像传感器捕获图像数据；图像传感器处理器，所述图像传感器处理器处理所述图像数据；串行器，所述串行器将与所述图像数据相关联的一个或多个数据通道转换成单个数据通道；以及一个或多个暴露表面。所述一个或多个暴露表面将由所述图像传感器、所述图像传感器处理器和所述串行器产生的热量从所述印刷电路板耗散到所述外壳。

摘要： 本申请公开了一种芯片架构及信号完整性测试方法，该芯片架构包括多个待测模块和测试模块，所述测试模块包括功能寄存器、数据寄存器和状态寄存器，当所述测试模块收到任一所述待测模块的通信链路的测试指令，根据所述测试指令配置所述功能寄存器和所述测试指令对应的所述数据寄存器，以使所述状态寄存器和/或所述待测模块的引脚输出测试结果。本申请不需要将芯片安装于主板上，直接根据芯片架构内部的测试模块，就能够得到每个待测模块的通信链路的信号测试结果，过程简单快捷，测试成本低，测试范围明确，能够准确快速地确定不同待测模块的测试效果，确保了芯片的信号完整性。